用于200V电平位移电路的薄层SOI高压LDMOS

文章基于1.5μm厚顶层硅SOI材料,设计了用于200 V电平位移电路的高压LDMOS,包括薄栅氧nLDMOS和厚栅氧pLDMOS。薄栅氧nLDMOS和厚栅氧pLDMOS都采用多阶场板以提高器件耐压,厚栅氧pLDMOS采用场注技术形成源端补充注入,避免了器件发生背栅穿通。文中分析了漂移区长度、注入剂量和场板对器件耐压的影响。实验表明,薄栅氧nLDMOS和厚栅氧pLDMOS耐压分别达到344 V和340 V。采用文中设计的高压器件,成功研制出200 V高压电平位移电路。     

基于耦合式电平位移结构的高压集成电路

设计并实现一种耦合式C型(coupled)高压电平位移结构,避免常用S型结构中LDMOS漏极高压互连线(HVI)跨过器件源侧及高压结终端时的两处高场区,以直接耦合式实现了高压电平位移和高低压隔离,且减小了芯片面积.借助Pwell,Nepi,P-sub所形成的JFET效应增加C型结构中隔离电阻;引入金属场板MFP,防止LD-MOS的栅、漏与高压结终端多晶场板短接.利用作者开发的高压SPSM CD工艺,成功研制出基于C型电平位移结构的1000V三相功率MOS栅驱动集成电路.结果表明,C型电平位移结构的最高耐压为1040V,较常用S型结构提高了62.5%,所研制的1000V电路可满足AC220V,AC380V高压领域的需要.     

自举高端驱动浮动地负过冲闭锁问题

高压栅极驱动集成电路的实现中都设计有一定的开关噪声耐量,然而,由于结构上不是完全电隔离的,对噪声自然敏感,用于驱动感性负载时,开关换流期在高端浮动地上产生的过负压会使芯片闭锁,导致芯片高端驱动输出失常,甚至电路毁坏,就过负压产生原因、闭锁机理及在驱动集成电路的高端浮动地与桥输出之间加入电阻网络等电路级抑制措施进行了详细分析和介绍。     

高压功率集成电路中LDMOS的设计研究

高压功率集成电路(HVPIC),是指将需要承受高电压(达数百伏)的特定功率晶体管和其它低压的控制电路部分兼容,制作在同一块IC芯片上。本文以器件模拟软件MEDICI为工具,用计算机仿真的方法,研究了一种适用于高压功率集成电路的单晶结构的LDMOS的设计问题,其中包括器件的N阱掺杂浓度、衬底浓度、P反型层浓度和结深等主要参数对击穿电压的影响,重点分析了N阱中P型反型层与漏极N^ 区距离Lp对器件耐压的影响,并分析了相应的物理意义。仿真结果表明,Lp对器件耐压有明显的影响。通过优化设计对应于各个参数器件的击穿电压变高,并且受工艺参数波动影响较小,达到了功率集成电路耐压的要求。     

一种高速高可靠性低功耗的电平位移电路

为了满足MHz以上频率的GaN半桥栅驱动系统的应用需求,提出了一种高速高可靠性低功耗的低FOM电平位移电路。串联可控正反馈电平位移电路通过仅在转换过程中减弱正反馈力度,实现了低传输延迟和高共模噪声抗扰能力,同时采用最小短脉冲电路设计以降低功耗。该电平位移电路基于0.5μm 80 V高压(HV)CMOS工艺进行设计与仿真验证,结果表明,电路具有960 ps的传输延时、50 V/ns的共模噪声抗扰能力和0.024 ns/(μm·V)的FOM值。     

基于1 μ m 600 V BCD工艺的高压栅驱动电路

基于低压BCD工艺,与华润上华合作开发了1μm 600 V BCD工艺平台,可以集成600V高压LDMOS和高压结终端.基于此工艺平台,设计了一种高压半桥栅驱动电路.该电路具有独立的低端和高端输入通道,内置长达1 μs的死区时间,防止高低端同时导通.采用双脉冲电平位移结构完成15～615V的电平位移,同时集成过流和欠压等保护功能.高端采用新型的电平位移结构,版图面积减小12％.测试结果表明,高端浮置电平可以加到750V,高低端输出上升时间为50 ns,延迟匹配为150 ns,输出峰值电流大于2A,电路响应快,可靠性高.     

LDMOS低功耗自恢复电平移位电路设计

设计了一个新型的薄栅氧、低功耗、自恢复的电平移位栅电压控制电路. 在20V工作电压下,n沟道和p沟道LDMOS高压器件的栅源电压Vgs分别保持在±5V. 当一个选址周期结束后,电路能自动复位而不需增加任何复位器件和电路. 该电路为高低压兼容,采用标准0.5μm CMOS-LDMOS兼容工艺制造,可用于OLED显示的驱动控制.     

LDMOS低功耗自恢复电平移位电路设计

设计了一个新型的薄栅氧、低功耗、自恢复的电平移位栅电压控制电路.在20V工作电压下,n沟道和p沟道LDMOS高压器件的栅源电压Vgs分别保持在±5V.当一个选址周期结束后,电路能自动复位而不需增加任何复位器件和电路.该电路为高低压兼容,采用标准0.5μmCMOS-LDMOS兼容工艺制造,可用于OLED显示的驱动控制.     

基于耦合式电平位移结构的高压集成电路

设计并实现一种耦合式C型(coupled)高压电平位移结构,避免常用S型结构中LDMOS漏极高压互连线(HVI)跨过器件源侧及高压结终端时的两处高场区,以直接耦合式实现了高压电平位移和高低压隔离,且减小了芯片面积.借助Pwell,Nepi,P-sub所形成的JFET效应增加C型结构中隔离电阻;引入金属场板MFP,防止LD-MOS的栅、漏与高压结终端多晶场板短接.利用作者开发的高压SPSM CD工艺,成功研制出基于C型电平位移结构的1000V三相功率MOS栅驱动集成电路.结果表明,C型电平位移结构的最高耐压为1040V,较常用S型结构提高了62.5%,所研制的1000V电路可满足AC220V,AC380V高压领域的需要.     

1200 V功率MOS栅驱动集成电路的设计

文章在国内首次设计并研制出1200V功率MOS栅驱劝集成电路。该电路最高偏置电压(Voffset(max))为1200V，最大输出峰值电流为1A，最高工作频率100kHz，温度范围-55～125℃，可同时驱劝系统中用于三相图腾柱式输出的高低端功率器件，是SPIC的一种典型电路。     

带电平位移电路的H桥高端功率管栅极驱动电路

提出了一种带高压电平位移电路的H桥高端功率管栅极驱动电路.电平位移电路采用脉冲下拉方式实现高压电平位移,与一般的方波下拉方式相比,有效地减小了电路的功耗.分析了脉冲下拉方式电平位移电路的工作原理与实现方式,以此为基础,设计了H桥高端驱动电路.基于5μm高压BCD工艺,采用Spectres进行电路仿真,完成了电路版图设计和流片测试.结果显示,设计的高端驱动电路能很好地实现高端功率管栅极电位的悬浮抬升.     

基于中低压器件实现的高压负电平位移电路

提出了一种新型高压负电平位移电路.该电路只采用中低压PM()S来实现高压电平位移,与传统的高压负电平位移电路相比,降低了工艺及器件难度.分析了该新型电平位移电路的电路结构与工作原理.采用1μm CMOS工艺,通过HSPICE进行电路仿真验证,证明提出的高压负电平位移电路正确可行.     

高压集成技术

高压集成电路和智能功率集成电路是电力集成电路(power IC)的重要分支。高压集成电路是将高压器件和低压控制电路集成在同一芯片上的集成电路。高压集成电路的出现,大大简化了功率电路,使其重量、价格、体积大大减小,它可以应用到宇航、工业和日用消费品,如电信、信号处理、遥控、显示驱动、手提式计算机、空调以及汽车等领域。高压集成电路的研究与发展,归功于高压器件、高压集成电路工艺以及设计技术的发展。最近几年,高压集成技术发展迅速。本文主要介绍高压集成电路目前所采用的各种器件结构、隔离技术以及工艺和设计技术。     

两级非平衡超结SOI LDMOS高压器件

针对SOI功率集成电路,提出一种具有两级非平衡超结的SOI LDMOS高压器件。新结构通过调节超结的掺杂浓度,在漂移区形成两级超结结构。在器件反向耐压时,源端的超结n区被快速耗尽,过剩的p型电荷可以降低源端的峰值电场,同时提高漂移区中部的电场;而漏端的超结p区被快速耗尽,过剩的n区与n型外延层共同提供补偿电荷,这种阶梯分布的电荷补偿进一步优化了横向电场分布。这种两级非平衡超结结构缓解了横向超结器件中的衬底辅助耗尽效应,可提高器件的耐压。三维器件仿真结果表明,在漂移区长度为15 μm时,该器件的耐压达到300 V,较常规的超结器件和具有缓冲层的超结器件分别提高122%和23%。     

一种基于BCD工艺的高速低功耗电平位移电路

提出了一种基于0.25 μm BCD工艺、适用于高压降压型DC-DC转换器的新型电平位移电路.该电路使用了耐压60 V的高压DMOS器件(HVNMOS、HVPMOS)、耐压5V的低压CMOS器件(LVNMOS、LVPMOS),以及耐压5V的三极管器件(BJT).分析了降压型DC-DC转换器对电平位移电路的特殊要求;基于对两种常见电平位移电路的分析,提出了一种新型的电平位移电路.电路仿真结果显示,与之前的电路相比,新型电路结构具有响应快速、功耗低、输出电平精确、可靠性高等优点.     

一种占空比可调的高速电平转换电路

提出一种占空比可调的高速电平转换电路,能够将频率高达1.33 GHz的低电压域信号提升至高电压域输出。在传统电平转换电路的基础上,增加了占空比调节电路,使得电路工作在不同I/O域时,通过调整接入的PMOS管数量来间接调整控制管的宽长比,进而实现占空比可调。增加了快速响应电路,引入首尾相接的反相器组,通过正反馈功能,加速实现电平转换。基于Global Foundry 14 nm CMOS工艺进行电路设计,采用SPECTRE软件进行仿真。仿真结果表明,该电路能够实现从0.9 V核心电压到2.5 V I/O电压的稳定转换,传播延时为225 ps,占空比为49.63%。当高电压域电压变换为1.8 V后,通过占空比调节电路,使占空比仍可保持在50%左右。