晶圆级封装翘曲研究及仿真自动化

晶圆的翘曲一直是晶圆级封装工艺面临的重要挑战。本文针对晶圆的非线性翘曲现象,分别对多种有限元仿真方法进行比较,并提出了一种基于非对称网格的非线性仿真方法;结果表明,采用非对称网格的方法能够得到与测试结果一致的拱型翘曲,同时仿真与实测误差为2.22%,低于其他仿真方法。利用该方法深入研究了晶圆降温过程翘曲变形的过程,并对模型中EMC厚度进行了参数化分析,揭示了晶圆翘曲随EMC厚度变化的影响趋势。最后本文对美国ANSYS公司的有限元分析软件（ANSYS）进行二次开发,使得软件能够自动、快速、准确地获得晶圆的翘曲结果。     

扇出型晶圆级封装中圆片翘曲研究

在扇出型晶圆级封装工艺中,由于芯片材料与塑封料之间的热膨胀系数差异,晶圆塑封过程中必然会形成一定的翘曲.如何准确预测晶圆的翘曲并对翘曲进行控制是扇出型晶圆级封装技术面临的挑战之一.在讨论圆片翘曲问题时引入双层圆形板弯曲理论与复合材料等效方法,提出一套扇出型晶圆级封装圆片翘曲理论模型,并通过有限元仿真与试验测试验证了该翘...     

超级CSP—一种晶圆片级封装

在本文里,研究了圆片级芯片尺寸封装,使用再分布技术的圆片级封装制作了倒装芯片面阵列。如果用下填充技术,在再分布层里和焊结处的热疲劳应力可以减小,使倒装芯片组装获得大的可靠性。     

晶圆级封装技术的发展

晶圆级封装(wafer level package,WLP)具有在尺寸小、电性能优良、散热好、性价比高等方面的优势,近年来发展迅速。本文概述了WLP封装近几年的发展情况,介绍了它的工艺流程,得以发展的优势,并说明了在发展的同时,存在着一些标准化、成本、可靠性等问题,最后总结了WLP技术的发展趋势及前景。     

晶圆级芯片尺寸封装技术

尺寸缩减几乎是电子封装技术应用的主要驱动力之一。高功能性和高可靠性与尺寸缩减的相互作用,也是所有微电子系统的决定因素。因此,最佳产品设计、最小单芯片封装和板技术的最佳结合,将提供最佳解决方案。晶圆级CSP将是匹配所有电子系统要求、降低总成本的单芯片封装技术的最佳方案。     

满足晶圆级封装微型化的曝光设备

在过去的几年中人们已经有几次预言由于受到物理限制单个晶片的尺寸不可能再缩小,但实际上芯片的尺寸还一直在缩小中.国际半导体技术蓝图(ITRS)预言在未来的10年中DRAM的密度将达到每芯片1011(G级集成).为了提高器件的性能,在未来的几年内CMOS电路的尺寸将进一步缩小而I/O密度将进一步提高.这会要求引线的间距缩小到20 μ m.晶圆级工艺技术,如微小间距晶圆凸点、引线盘重分布、无源集成等为很多应用提供了方便的解决方案.目前,许多IC和MEMS的器件已经应用了这些技术.通常高级封装技术涉及5～100 μm的厚胶工艺,如对表面有较大起伏的厚胶均匀曝光以及获得非常陡峭的厚胶侧壁.无缩放全场曝光系统是一种可以满足这种需求的设备解决方案.     

基于晶圆级封装技术的声表面波滤波器

描述了一种基于晶圆级封装的超小型声表面波滤波器,采用载板通孔的方式实现了从芯片到滤波器的输出,最终产品的尺寸和芯片尺寸一致,产品部分性能优于传统封装滤波器,为实现将声表面波滤波器和PA、开关等射频器件整合成为模块奠定了基础。     

粘结剂形态及尺寸对QFN器件热应力的影响

使用有限元软件MSC.Marc分析了芯片粘结剂的形态、厚度和宽度对典型微电子封装QFN(四方扁平无引脚封装)器件热应力的影响。结果表明:在有限元网格密度相同的条件下,粘结剂形态的不同会对QFN器件的热应力产生较大影响,粘结剂无溢出形态的最大热应力为85.87MPa,而粘结剂有溢出形态的最大热应力为77.84MPa,并且最大热应力出现的位置也不同;粘结剂的厚度和宽度对热应力的影响不明显;由于粘结剂形态的不同界面热应力的分布会有较大差别。     

热应力影响下SCSP器件的界面分层

通过有限元方法研究了堆叠芯片尺寸封装(SCSP)器件在回流焊工艺过程中的热应力分布,采用修正J积分方法计算其热应力集中处应变能释放率。结果表明:堆叠封装器件中最大热应力出现在Die3芯片悬置端。J积分最大值出现在位于Die3芯片的上沿与芯片粘结剂结合部,达到1.35×10–2J/mm2,表明该位置的裂纹处于不稳定状态;在Die3芯片下缘的节点18,19和顶层节点27三个连接处的J积分值为负值,说明该三处裂纹相对稳定,而不会开裂处于挤压状态。     

超薄芯片叠层封装器件热可靠性分析

采用通用有限元软件MSC.Marc,模拟分析了一种典型的多层超薄芯片叠层封装器件在经历回流焊载荷后的热应力及翘曲分布情况,研究了部分零件厚度变化对器件中叠层超薄芯片翘曲、热应力的影响。结果表明:在整个封装体中,热应力最大值(116.2 MPa)出现在最底层无源超薄芯片上,结构翘曲最大值(0.028 26 mm)发生于模塑封上部边角处。适当增大模塑封或底层无源芯片的厚度或减小底充胶的厚度可以减小叠层超薄芯片组的翘曲值;适当增大底层无源超薄芯片的厚度(例如0.01 mm),可以明显减小其本身的应力值10 MPa以上。     

CSP结构的热应力分析

利用ansys软件通过仿真得到了在稳态情况下的CSP结构热场分布,在此基础上,把稳态情况下的热场分布作为温度载荷施加到模型上,得到了CSP结构热应力分布,这对集成电路热设计方案的选择,尤其对提高大功率集成电路的可靠性具有重要意义.     

WLCSP中微焊球结构尺寸对其热应力的影响

晶圆级芯片尺寸封装(WLCSP)微焊球结构尺寸对其热机械可靠性有重要的影响。通过二维有限元模拟筛选出对WLCSP微焊球及其凸点下金属层(UBM)中热应力影响显著的参数,采用完全因子实验和多因子方差统计分析定量评估各种因子影响的显著性,最后建立三维模型,用子模型技术研究关键尺寸因子对热应力变化的影响。研究发现,焊球半径是影响焊球热应力的最关键尺寸因子,电镀铜开口和铜焊盘厚度对焊球热应力的影响也较显著;钝化层开口和焊球半径是影响UBM热应力的最关键尺寸因子。随着焊球半径增大,焊球热应力减小。     

Advanced analysis on board trace reliability of WLCSP under drop impact

Through an aggressive product development program which includes experiment and simulation, Amkor has developed the next level of WLCSP (CSP^nl™), a product which exhibits superior board level reliability when subjected to drop impact, a strong requirement for portable electronics. Failure mechanism of WLCSP under drop test has been established. Depending on type of WLCSP and test board design, three primary failure modes can be observed, i.e. copper (Cu) board trace crack, Cu RDL (redistribution layer) vertical crack and Cu/Under Bump Metallization (UBM) delamination. CSP^nl can exhibit distinct failure modes under different test board and/or CSP^nl designs, resulting in a vast difference in drop test lifetimes. The primary failure mode is shifted whenever the weakest link is removed through design improvement. This paper will focus on detailed analysis of copper board trace crack under drop test, using an integrated approach of testing, failure analysis, material characterization and modeling. Board design guidelines are formulated to understand the effects of I/O position, board trace routing direction, board trace width, tear drop design, PCB pad size, stack-up thickness, and alloy materials on board trace reliability. Comparison is also made on possible impact on Cu RDL reliability.     

单个脉冲作用下熔融石英的温度和热应力研究

理论研究单个激光脉冲作用光学材料的温度和热应力分布模型,根据脉冲特征,分别建立适用于短脉冲和长脉冲的温度分布模型;进一步建立单个脉冲作用下的热应力模型。以熔融石英为例数值计算和分析了单个脉冲作用下的温度和热应力分布。研究结果表明,如果只求解单脉冲结束时的温度分布,长脉冲和短脉冲模型计算结果一致。单个激光脉冲辐照熔融石英,材料温度升高,如果温度达到材料融化或汽化温度,将导致材料的熔融汽化破坏,另一方面,在焦点区域温升不均匀,将导致热应力产生,如果热应力达到材料的力学破坏阈值,将诱导材料的热应力损伤。     

基于三维多芯片柔性封装的热应力分析

利用ANSYS软件针对一种三维多芯片柔性封装结构进行建模,通过有限元2D模型模拟该封装结构在热循环温度-40~125℃条件下产生的热应力/应变情况,讨论了芯片厚度、基板厚度、微凸点高度及模塑封材料对热应力/应变的影响。结果表明,三维多芯片柔性封装体的等效热应力发生在微凸点与芯片的连接处,其数值随着芯片厚度的减薄呈递减趋势;基板厚度也对热应变有一定的影响;增加微凸点高度有利于减小等效热应力;通过比较塑封材料得知,采用热膨胀系数较大,且杨氏模量与温度的依赖关系较强的模塑封材料进行塑封会产生较大应变。     

塑封器件回流焊与分层的研究

由于无铅焊料的应用,回流焊的温度提高影响了塑封器件的质量和可靠性。针对实际的LQFP器件,利用有限元软件建立三维模型,分析了塑封器件在潮湿环境中的湿气扩散及回流焊中的形变和热应力分布,并讨论了塑封料参数及细小裂纹对分层的影响。结果表明,在湿热的加载下,塑封器件的顶角易发生翘曲现象;芯片与塑封料界面处易分层,导致器件失效。     

激光诱发热应力成形的研究

研究了低碳钢板料的激光诱发热应力成形行为。结果表明,对于多道扫描激光成形工艺,诱发热应力成形角度受到许多工艺参数的影响,线能量是激光诱发热应力成形的主要影响因素。其中,激光功率、光束直径、扫描速度、扫描次数、板料厚度等参数的效应尤其显著。通过对试验结果的定性分析,所得的结论可以为激光诱发热应力成形技术的进一步理论研究和可能的工业应用提供依据。