基于FPGA的图像采集模块设计

介绍一种通用的高速前端图像采集模块。该模块主要由视频解码芯片SAA7113H和FPGA组成,图像数据通过模拟摄像机获取图像,经过SAA71113H转换成数字图像信号后,由FPGA对图像采集进行控制。在图像采集的过程中,采用状态机的方式对FPGA内部的2个RAM块进行乒乓操作来采集图像数据。编写FPGA程序,并进行相关仿真及实际调试操作。结果证明,该采集模块具有很好的可行性及稳定性。此模块不需要外部存储器,能够运用在各种图像处理系统的前端。     

LabVIEW FPGA模块在测量控制系统中的开发流程及特点

介绍了LabVIEW FPGA模块的特点及如何将其扩展到可重复配置RIO设备中去的设计流程,LabVIEW FPGA模块的应用使复杂控制系统的设计大大缩短了开发周期以及降低了成本,具有一定的推广和实用价值。     

基于VxWorks和FPGA的授时系统设计与实现

时间同步是海洋石油地震勘探中各系统协同工作的前提,同步精度直接影响着地震数据的精度。设计了一套基于嵌入式实时操作系统VxWorks和FPGA的授时系统,精度优于50us。该系统采用工控VME机箱作为各模块载体,基于GPS时间源和FPGA三级计时器进行精准时钟守护;软件基于VxWorks设计,详细介绍了基于SNTP协议的网络时间服务编程方法;同时基于GPIO设计了一套通讯协议实现软件模块和FPGA模块的通讯。该系统在中国海洋石油物探船上实际应用结果表明：授时精度满足海洋石油勘探的时间同步精度要求,长时间且稳定的提供时间服务满足可靠性要求。在不失实时性和精度的前提下,该系统采用了模块块化设计,良好的扩展能力,使之易于扩展出具有时间标定或时间服务的应用系统。     

基于H.264视频编码的自适应去块滤波系统

介绍了H.264视频编码标准中的自适应去块滤波系统,分析了该系统原理及其相对于以往去块效应滤波系统的改进。并通过仿真试验验证了在提高图像质量和降低视频流码率上有较好的效果。     

基于TPS54610的FPGA供电模块设计

以网络交换调度系统FGPA验证平台为例,详细介绍了基于TPS54610的FPGA供电模块的设计。首先简要介绍了FPGA的各种供电方案及相关器件的功能和选型,然后介绍了TPS54610的主要性能,并重点阐述了基于TPS54610的FPGA供电模块的电路设计和PCB设计,其中包括电路设计和PCB设计时的注意事项以及提高系统抗干扰能力的具体措施。     

基于模块化设计方法实现FPGA动态部分重构

介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则.通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程,能使重构模块在系统运行时改变其逻辑功能,而固定模块逻辑功能不中断,同时器件的重构时间大大减少.     

基于FPGA的高速数据采集系统的设计

本文介绍了以FPGA为核心逻辑控制模块的高速数据采集系统.设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程.FPGA模块设计使用VHDL语言,在Xilinx ISE中实现软件设计和完成仿真.整个采集系统不但可实现24路最大工作频率为500kHz的模拟信号采集,而且还能完成1路系统内部信号的采集以达到自校验功能.     

H.264去块滤波的流水线结构硬件设计与优化

针对H. 264去块滤波器实现过程中间数据量大、处理速度不够快的问题,设计了一种优化的基于流水结构的去块滤波结构。该设计中,对去块滤波器的处理顺序和数据通路进行了优化设计,中间数据得到及时处理,减少了存储中间数据的FPGA硬件资源,流水结构也减少了去块滤波的时钟周期,提高了处理速度。硬件逻辑实现的实验结果表明,设计的去块滤波器能够很好地减少视频的块效应,加速处理,节约硬件资源,满足了高清视频的要求。     

基于FPGA的图像中值滤波器设计

介绍了基于FPGA的图像采集及处理系统的总体结构和模块设计。在图像处理模块中,根据FPGA并行计算的特点,提出了改进的中值滤波算法。通过与原算法进行比较,论证了该算法在提高系统效率方面具有优势。     

基于H．264视频编码的自适应去块滤波系统

介绍了H.264视频编码标准中的自适应去块滤波系统，分析了该系统原理及其相时于以往去块效应滤波系统的改进。并通过仿真试验验证了在提高图像质量和降低视频流码率上有较好的效果。     

一种H.264/AVC的自适应去块效应滤波快速算法

去块效应滤波在H.264视频编解码中起到了很重要的作用,对H.264中去块效应滤波的理论进行了再分析,提出了一种以4×4块为单位,对帧内预测帧和帧间预测帧分别计算边缘强度（Bs）的快速去块效应滤波算法。实验仿真结果表明,该算法同时适应于编码和解码中的去块效应滤波,在有效提高去块效应滤波效率的同时不影响已有编解码的码流和图像质量。     

视频解码芯片中去块效应环路滤波的硬件实现

提出了一种支持H.264/AVC和AVS两款视频编解码标准的解码芯片中去块效应环路滤波(Deblocking Loop Filter)的硬件实现结构。这种结构通过采用恰当的片内Buffer管理方式和流水线设计，解决了环路滤波的硬件实现时速度慢的问题，使得效率提高。通过标准的复用，能有效地节省面积。     

Parallelized deblocking filtering of HEVC decoders based on complexity estimation

This paper proposes a parallelization method for a deblocking filter in a high-efficiency video coding (HEVC) decoder based on complexity estimation. A deblocking filter of HEVC is generally considered to be appropriate for data-level parallelism (DLP) because there are no data-level dependencies among adjacent blocks in the horizontal and vertical filtering processes. However, an imbalanced workload can increase the idle time on some of the threads, and thus, the maximum parallel performance cannot be achieved with only DLP. To alleviate this problem, the proposed method estimates the computational complexity by utilizing the coding unit (CU) segment information and the on/off flag of the deblocking filter in advance. Then, the workload is distributed equally across all threads. The experimental results indicate that the proposed method can accelerate the decoding speed by a factor of 3.97, with six threads on top of the sequential deblocking filtering. In addition, the ratio of the maximum elapsed time to ideal elapsed time is reduced to approximately 21 %, as compared to conventional DLP-based parallel deblocking filtering methods that do not implement a complexity estimation method.     

H.264/AVC解码器解块滤波的结构优化

相对于桌面系统,无线手持设备处理器的主频很低,这要求视频解码器具有更好的解码速度。论文重新设计了H.264/AVC规定的标准解码器结构,对解块滤波和重构显示模块进行了结构优化,有效提高了解码速度。     

宏块级帧场自适应的去块效应滤波模块分析与优化

对支持宏块级帧场自适应的H.264去块效应滤波过程进行深入分析,利用相邻4×4像素块间数据的依赖关系合理组织数据存储顺序,提出了一种针对H.264/AVC标准的高性能、低复杂度的去块效应滤波系统的VLSI结构.     

基于BS预判的H.264去块滤波优化算法

首先介绍了H.264去块滤波的滤波强度计算原理,并基于滤波强度的计算量为去块滤波过程中最大的部分,提出了一种滤波强度提前预判的优化算法。通过仿真实验证明该算法在对解码图像质量没有任何影响的情况下较标准算法降低了75％左右的滤波运算时间,有效地缓解了H.264解码运算复杂度,提高整体解码时间,以有助于实时应用的实现。     

基于FPGA的H.264去块滤波系统的优化设计

提出一种H.264去块滤波系统的优化设计方法。通过合理设计流水线级数提高并行性,适当增加内部SRAM来提高系统速度和总线利用率,使用一种层次化的有限状态机设计方法,实现对数据流的精确控制并且有效降低硬件实现复杂度。基于FPGA的验证结果显示在最坏情况下滤波每个宏块平均只需220个时钟,比原有方案快10个时钟以上。     

Adaptive deblocking filter for transform domain Wyner?Ziv video coding

Wyner-Ziv (WZ) video coding is a particular case of distributed video coding, the recent video coding paradigm based on the Slepian-Wolf and Wyner-Ziv theorems that exploits the source correlation at the decoder and not at the encoder as in predictive video coding. Although many improvements have been done over the last years, the performance of the state-of-the-art WZ video codecs still did not reach the performance of state-of-the-art predictive video codecs, especially for high and complex motion video content. This is also true in terms of subjective image quality mainly because of a considerable amount of blocking artefacts present in the decoded WZ video frames. This paper proposes an adaptive deblocking filter to improve both the subjective and objective qualities of the WZ frames in a transform domain WZ video codec. The proposed filter is an adaptation of the advanced deblocking filter defined in the H.264/AVC (advanced video coding) standard to a WZ video codec. The results obtained confirm the subjective quality improvement and objective quality gains that can go up to 0.63 dB in the overall for sequences with high motion content when large group of pictures are used.     

MELP解码器系统的FPGA实现

低比特率混合激励线性预测（MELP）算法的复杂性使得MELP声码器系统的实时实现比较困难。根据MELP声码器的算法,提出了一种新的基于现场可编程门阵列（FPGA）实现整个解码器系统的单片方案,并在FPGA平台上完成了对整个系统的验证。该系统主要包括NiosII微处理器和自定义IP模块,通过自定义IP弥补了NiosII处理器运算能力的不足。实验结果表明,实现了MELP解码系统的实时处理。     

H.264中的去块滤波的分析及优化

本文介绍了新一代视频编码压缩标准H.264中的去块滤波器的滤波过程,对滤波的复杂度进行了详细分析,并提出了一种新的多档次的去块滤波的方法。试验证明H.264中的去块滤波器在主观及客观图像质量上都获得了提高,新提出的滤波方法较好的解决了图像质量和滤波消耗时间上的平衡性问题。