动态部分重配置及其FPGA实现

动态部分重配置充分利用了FPGA芯片提供的可重配置功能，提高了FPGA芯片的利用率，减小了FPGA芯片的配置时间，有效地提高了系统的整体性能。该文介绍了动态部分重配置的两种实现方法，并在Spartan-II FPGA上进行了验证。     

基于FPGA的多模块动态可重配置系统

提出了一种基于现场可编程门阵列FPGA的多模块动态可重配置系统平台,并在该平台上实现了一个多模块动态自重配置发射机系统.与传统的动态可重配置系统相比,多模块动态可重配置系统的各动态模块能够单独地进行重配置,重配置控制比较灵活,部分重配置比特流较小,所需的部分重配置比特流数量较少.     

基于FPGA的动态可重配置短波收发机

使用基于模块化的动态部分重配置技术,构建了基于FPGA的动态可重配置软件无线电系统平台,并在该平台上设计了动态可重配置MIL-STD-188-110B短波收发机系统。与传统的全局静态重配置系统相比,动态可重配置系统扩展性好,配置速度快,用于存储配置比特流所需的空间较少,配置控制方式比较灵活。     

动态可重配置的星上嵌入式实时计算系统

卫星上由于特殊条件的限制,计算机处理速度满足不了对信号处理的需要,而且不能在有限的硬件规模和功耗的情况下灵活地实现各种计算处理功能。提出了一种基于嵌入式微处理器配合大规模现场可编程门阵列（FPGA）的动态可重配置结构的星上实时计算系统的体系结构设计,可在一块FPGA资源上通过动态重配置实现不同的信号处理功能。实际应用证明,处理速度和性能得到了大幅度提高。     

动态自适应软件体系结构重配置研究

在当前的自适应软件研究中,人们将更多的关注点放在环境感知、服务质量建模、编程语言等方面,从而导致缺乏对自适应过程和原理的深入揭示的问题.关注体系结构,研究动态自适应过程,提出了一种软件体系结构重配置方法.该方法通过对构件、连接子的添加、删除和替换等操作来调整体系结构.基于云计算的服务器池大小动态自适应调整实验表明,动态自适应能提高系统的可信度,降低运行费用.     

一种面向软件体系结构的动态重配置方法*

通过在整个软件生命周期建立开发模型,研究了当前软件工程与实际需求之间差异。利用基于XML的中间脚本,提出一种事务处理软件开发模型,实现用户功能需求到表单流、事件流和数据流的转换,动态重配置出不同应用的事务处理软件。建立了企事业信息综合事务处理系统开发平台,分析了平台体系结构和中间脚本,表明可以根据业务变化进行整个系统功能重组而不需要编写一句程序,验证了该模型的可行性和有效性。     

FPGA芯片动态配置的研究与实现

本文通过研讨FPGA芯片加载配置过程的流程与波形图,设计出FPGA芯片的动态配置加栽的Engine逻辑,并在工程实践中得到了成功的实现和应用。     

基于FPGA的动态可重配置的IP报文过滤系统

IP过滤是把IP数据报文分成不同种类的过程,主要取决于IP报头中的信息.基于软件的字符串匹配已经不能跟上高速的网络传输速度,需要寻找硬件解决方案.这篇论文描述了基于FPGA的动态可重配置内容可寻址存储器CAM(Content Addressable Memorv)在IP过滤中的应用,同时在硬件中采用了Snort入侵监测系统(IDS)的字符串匹配规则.     

基于FPGA的动态可重配置的IP报文过滤系统

IP过滤是把IP数据报文分成不同种类的过程,主要取决于IP报头中的信息。基于软件的字符串匹配已经不能跟上高速的网络传输速度,需要寻找硬件解决方案。这篇论文描述了基于FPGA的动态可重配置内容可寻址存储器CAM(ContentAddressableMemory)在IP过滤中的应用,同时在硬件中采用了Snort入侵监测系统(IDS)的字符串匹配规则。     

基于构件的反射式动态配置技术研究

随着分布技术逐渐向关键业务领域拓展,越来越多的分布式系统必须提供不问断的服务,如航空导航系统、卫星定位系统、金融系统和国家通讯基础设施等,动态配置技术对这类系统的组成构件和体系结构的在线演化提供了有效支持.本文在动态配置系统的反射机理、动态配置模型等方面展开了相关的研究.     

FPGA动态部分可重构技术概述

可重构计算是一种新的计算结构,它将通用处理器和专用集成电路的优点结合起来,具有灵活、高效的特点。FPGA的动态部分可重构是指在系统运行中对FPGA的部分逻辑资源实现动态的功能变换,从而提高数字系统集成度、增强灵活性、提升容错能力,同时降低成本和功耗。本文主要介绍FPGA动态部分可重构的原理以及实现动态部分可重构的方法,并着重分析4种常用的实现方法;介绍FPGA动态部分可重构技术目前在国内外的最新发展和应用;对FPGA动态部分可重构的未来研究发展方向做简单介绍。      

基于动态局部重配置的FPGA抗辐射模拟

提出一种与具体硬件结构无关、基于权重的错误注入模型,用于准确模拟基于SRAM的现场可编程门阵列抗辐射性能。提出基于JTAG边界扫描技术和动态局部重配置的错误注入模拟平台。实验结果证明,由该软件模型和硬件平台组成的错误注入系统具有良好通用性,能更准确、高效地进行模拟,且成本较低。     

基于局部重配置的FPGA互连测试诊断

针对FPGA互连开关的常开、常闭、线段的开路、常0、常1故障,以及连接于同一开关矩阵的互连线段桥接故障的测试诊断问题,提出一种自动生成与应用无关的测试配置进行故障诊断的方法。通过对布线资源图中节点分方向遍历、生成全局和局部测试配置,用JTAG施加测试激励和回读结果。实验结果证明只需要较少配置时间就能够使互连故障覆盖率达到100%。     

FPGA动态可重构理论及其研究进展

近年来,随着微电子技术和计算机技术的发展,尤其是大规模现场可编程门阵列FPGA的出现,实时电路重构技术逐渐成为国际学术界的研究热点;基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用;文章介绍了基于FP-GA动态可重构技术的原理、分类,重点讨论了动态可重构的实现方法及两种技术,并给出了系统重构设计的流程,同时,介绍了基于FPGA动态可重构技术已取得的成功应用,最后展望了FPGA动态可重构技术的发展前景,并指出了有待解决的问题.     

基于FPGA 的局部动态可重构技术研究

可重构技术作为嵌入式系统中软硬件结合的设计方法,在可靠性、系统高集成度方面有很大优势。现场可编辑门 阵列(Field Programmable Gate Array,FPGA)不仅可以满足这些客观需求,还加强了系统的自适应性,降低了开发成本。 文章介绍了动态局部重构的实现方法,并在早期获取部分可重构(Early Access Partial Reconfiguration,EAPR)方法的基础 上加以改进。之后使用 Xilinx 生产的 Virtex-ML403 开发板实现整个设计,验证该方法的有效性,保证系统的稳定,在实 际应用的实现中有利于对资源有效的管理和合理的利用。     

图像处理系统中的新型动态重构技术

阐述了一种新型动态结构可重构技术及其在分布式图像处理系统中的应用。以并行处理中的流水线技术和空间并行技术为基础，结合二者的优点提出一种可动态重构的结构模型，通过决策代价函数进行最优判决，将分解后算法任务最佳地映射到体系结构中去，在时间维和空间维上提高整个系统的实时并行处理性能。在实际环境中验证了该动态技术的正确性和优越性。     

动态重构硬件加速中的性能开销建模

近年来,随着可重构计算方法和可重构硬件特性的不断演进,基于FPGA动态部分重构技术构建运行时可重构加速器已经成为解决传统加速器设计中硬件资源限制问题的重要途径.然而,区别于传统静态重构加速器,FPGA的动态重构开销是影响硬件加速整体性能的重要因素,而目前尚缺少能够在可重构硬件设计的早期阶段进行动态重构开销精确估算的相关...     

在系统可编程模拟器件的实时动态重构及应用

在介绍在系统可编程模拟器件ispPAC30结构与特性的基础上,通过微机、微控制器或数字信号处理器对ispPAC30进行实时动态重构。同时利用SPI进行实时配置,通过对ispPAC30写入不同的配置数据,动态改变ispPAC30的内部电路结构,实现了增益和截止频率都可调的低通滤波器设计。实验表明ispPAC30可以实现实时的动态编程控制,在模拟电路设计上有很好的灵活性和实用性。     

一种利用部分重构技术实现DES算法的方法

针对当前利用可重构计算技术实现DES算法的方法中存在重构性能低和资源占用量大等缺陷,提出了一种利用基于模块的部分重构技术实现DES算法的方法.该方法利用DES具有的对合结构特性进行算法的模块划分,解决了算法部分重构时的模块间通讯和时序调整等关键问题.通过对DES算法的不同实现方案进行对比,验证了该方法的可行性和有效性.