技术资源

EDA与软件EDA&Software Renoir最新版本Renoir99.1 Mentor Graphics公司的Renoir是新一代HDL图形化设计环境,可以使用状态图、流程图、真值表和框图等对系统进行定义,并可自动产生Verilog和VHDL源码。最近发布的最新版本Renoir99.1增加或增强了以下功能:设计浏览器增加HDL源码浏览和后端工具管理窗口;参数化模型库(LPM)支持产业标准;增强了与HDL仿真器的联调集成;改进了动画特性和流程设置;增强了编     

EDA风景线

Synopsys公司于1994～1995年推出了新一代逻辑综合工具BehavioralCompiler,这种行为级综合优化工具能使设计层次由RTL(寄存器传输级)VHDL/Verilog提升到行为级VHDL/Verilog,行为级VHDL/Verilog非常类似于C语言。基于行为级的设计可以优化ASIC/EPGA的体系结构,实现资源共享,提高电路的工作效率,缩减门数,并可以对以往     

EDA前沿

Formal Check是一种形式验证工具。它可以验证设计的功能,但是并不需要使用测试向量。该工具用在寄存器传送级的设计阶段,在对整个芯片或者对嵌入的芯核综合之前进行验证。首先,用可综合的Verilog或者VHDL语言将你的设计输入验证系统。然后再按照系统给出的询问模块     

实用计数器的VHDL与Verilog HDL行为建模对比研究

EDA是数字电子电路设计的一种重要方法。在EDA设计过程中,使用HDL对电路进行建模,是一种常用的方法,HDL模型也成为了EDA设计输入的一种重要的方式。目前,使用较为广泛的HDL包括有：VHDL和Verilog HDL。计数器是一种被经常使用的数字电路,很多设计都会把计数器作为电路模块进行引用。因此,研究使用VHDL和Verilog HDL的行为描述语句实现实用计数器的方法,对于更好地使用HDL开展数字电子电路设计有一定的指导意义。     

技术资源

高档ASIC设计的时序分析和验证 Mentor Graphics公司的SST Velocity是静态时序分析工具,在验证设计时,它对整个ASIC进行门级静态时序分析。它和现有设计流程一致,仍然可以利用现的有静态时序分析方案。设计者可以确定关键路径,进行备用区和时钟树分析。它可用于进行布局前和布局后的时序验证,并支持VHDL、Verilog和EDIF网络列表格式和SDF时序后标注文件。SST Velocity可验证具有复杂时钟结构或多级异步时钟域的设计。它还能定位关键路径,进行备用区和时钟树分析,并可以自动地消除常见的虚假路径,即那些因为一个门的边输入为常量而不会传播信号的路径,或总线环路经。SST Velocity允许设     

Actel强化Libero集成设计环境

Actel公司是新型可编程逻辑方案的供货商,他们为现场可编程门数组(FPGA)的开发和设计推出了优化的下一代集成设计环境Libero。新版本Libero支持混合模式设计输入,设计师可以选择高级VHDL或Verilog HDL语言模块与原理图模块混合。这种混合模式可以使设计师用原理图描述述HDL中的复杂功能,或将那些模块组合在一起。这种新功能有利于将知识产权(IP)集成到复杂FPGA,并能缩短产品面市时间,提高产量。     

用Quartus4.0设计数字电路过程的介绍

介绍了 Altera公司最近发布的 EDA开发软件 Quartus 4 .0的新特性 ,说明了使用 Quartus 4 .0设计数字电路的过程。分别用文本输入 (基于 Verilog HDL )、原理图输入和层次化输入方式设计了实际的数字电路 ,同时给出了仿真波形。     

Atrenta的SpyGlass工具被评为2002年100种优秀产品之一

2003年初，Atrenta公司(一家预测分析工具供应商)宣布：该公司的获奖产品SpyGlass预测分析工具，已经被EDN杂志选定作为2002年度的100种优秀产品之一。SpyGlass是从数千种电子产品中，作为EDA门类电子产品的代表被选定的。Atrenta公司为加速复杂SoC、ASIC和FPGA的设计进程提供的一种新设计方法——预测分析方法。它的获奖产品SpyGlass软件工具是第一个可以对在RTL级用Verilog和VHDL编码程序表示的设计进行详细构造分析的工具。它可以核对编码风格、RTL级设计的认可交出、设计重用、时钟/重置设定、DFT(designfor test，可测…     

VHDL语言的可综合性

采用VHDL语言输入，综合工具综合的自顶向下的设计方法是当前电子设计发展的趋势。但VHDL语言本身是基于仿真，而不是专为综合而设计的，许多VHDL语言结构在综合时将会引起一系列的问题。本文详细地分析了VHDL语言的可综合性问题。     

数据通路编译器补充了逻辑综合工具

如果使用 Synopsys 公司的设计编译器(Design Compiler)来进行逻辑综合,并在芯片上设计数据通路,最好选用该公心的模块编译器(ModuleCompiler)。使用这种新的综合工具,通过来自高层次结构描述的综合门级描述,就可使用这种新的综合工具来设计数据通路。这种设计流程类似于用RTL Verilog 或VHDL 进行门级逻辑的综合。模块编译器接受一种被写进     

基于FGA的通用数控分频器的设计与实现

本文首先介绍了各种分频器的实现原理,并在FPGA开发平台上通过VHDL文本输入和原理图输入相结合的方式,编程给出了仿真结果。最后通过对各种分频的分析,利用层次化设计思想,综合设计出了一种基于FPGA通用数控分频器,通过对可控端口的调节就能够实现不同倍数及占空比的分频器。     

基于FPGA的小数分频器的设计与实现

本文首先分析了现有小数分频器的优缺点,在此基础上提出了一种改进型小数分频器的设计方法。同时结合VHDL文本输入和原理图输入方式,在FPGA开发平台上进行了电路设计,最后利用EDA设计软件QuartusII对其可行性进行了仿真验证。仿真结果表明:通过对参数的设置,该方案可实现等占空比的任意小数分频。     

汉明码编译码的FPGA设计与实现

利用ALTERA公司的FLEX10K系列芯片设计和实现了汉明码的编译码,详细地阐述了设计的方法和实现的过程。首先进行电路设计,然后在MAX PLUSII编辑环境下,采用自顶向下的层次设计方法,以及VHDL文本输入的输入方法编制程序,经编译正确后进行波形仿真,经过仿真、调试,验证了功能和时序正确性后,将编辑的程序烧写到FPGA。     

COOL 3D制作实例

利用 CAD、3DS 等一些庞大的软件可以制作3D 文本效果,但是花较大的功夫学习,制作相当费时。Ulead(友立)公司推出的3D 文本特技制作程序Cool3D 以其优异的性能成为3D 文本特技制作的得心应手工具。一、输入文本和选择字型1.输入文本在菜单条下方的文本输入框内输入“Hello!”,     

热门技术

电子产品设计的样机制作既费时间又有风险。这一过程通常需要用C语言来编写算法,然后再把该算法转换成HDL语言(VHDL或Verilog)。现有几种以C语言为基础的设计工具都采用这种方法。当然,这几种设计工具都要求设计人员具有一些HDL专门知识。此外,代码转换也会带来风险和差错。 Celoxica公司的Handel-C是一种以C语言为基础的语言,它能直接被     

DAC中多级插值滤波器的研究与设计

设计了一种用于数字语音处理的插值滤波器。该滤波器利用多项插值原理,对采样率为44.1kHz,分辨率为16bit的输入音频信号（PCM码）进行128倍过采样。在Matlab下完成系统仿真后,采用Verilog对滤波器进行功能描述,并利用ModelSim工具进行仿真。仿真结果表明能够满足设计性能要求。     

EDA工具与软件

Denali Software公司的Data-Verification Suite程序(数据验证程序组)包括以下功能:可把断言和断点语句置于数据事项处理程序上;能生成和注入数据差错;可捕获数据事件处理历史;进行虚拟地址空间管理。这种工具可与所有普及型Verilog和VHDL仿真程序兼容。还可以应用编程接口(C-API)。     

基于Verilog HDL双向端口的设计与实现

在数字系统的FPGA设计中经常用到双向端口,即同时具有输入/输出功能的端口,而Verilog HDL描述的双向端口在某些情况下不能被直接赋值使用。介绍了基于Verilog HDL双向端口的三种实现方法:使用“assign”语句、元件例化(module instantiate)、图形与文本混合设计,说明了设计过程,并给出了相关程序及仿真波形。仿真结果与测试结果一致,说明该实现双向端口的方法可行。     

EDA工具

Synopsys Inc的COSSAP StreamDriven Simulator Version 6.7是一种DSP工具,它直接连接到BehavioralCompiler(行为编译程序)以及与TI和AT&T的DSP协同模拟的DSP Devel-oper Kits(DSP开发者套件)。这种基于数据流的工具支持自动VHDL和Verilog码生成,并能得到完整和算法     

基于Xilinx ISE的计数器的几种设计方法的研究

PLD技术已经成为电子设计的主流。以计数器的设计为例,介绍了运用XilinxISE软件进行设计的3种方法：VHDL语言,原理图输入和IP Core实现。通过对设计实例的仿真分析表明：VHDL和原理图的实现方法分别依赖于语言和硬件电路,而IPCore实现法简单、高效,真正实现了EDA工具在电路设计中的强大作用。