局部动态可重构FPGA进程式调度系统设计与实现

针对6G时代多样的边缘计算要求,基于FPGA上的可重构技术可以实现更低的时延同时提供多样性的服务。基于局部动态重配置的思路,使用ICAP接口对FPGA资源进行重新配置,从而实现FPGA逻辑上的局部动态可重构方案。借鉴操作系统中软件进程管理的思想,基于Linux操作系统中引入硬件进程的概念,这样可以将一整块FPGA资源划分为多个小的FPGA资源块,每一个小的可重构的FPGA资源块都可以抽象成为一个硬件进程,硬件进程实际并不运行在CPU上而是运行在FPGA逻辑资源区域中,在操作系统上只是硬件进程的软件语言描述。由此,设计出CPU加FPGA的硬件方案来实现局部可重构系统,并在Xilinx公司Zynq系列芯片上进行了验证,将FPGA硬件资源进行进程式调度以及资源分配,大大提高了FPGA硬件资源的利用率以及灵活性。     

FPGA动态部分可重构技术概述

可重构计算是一种新的计算结构,它将通用处理器和专用集成电路的优点结合起来,具有灵活、高效的特点。FPGA的动态部分可重构是指在系统运行中对FPGA的部分逻辑资源实现动态的功能变换,从而提高数字系统集成度、增强灵活性、提升容错能力,同时降低成本和功耗。本文主要介绍FPGA动态部分可重构的原理以及实现动态部分可重构的方法,并着重分析4种常用的实现方法;介绍FPGA动态部分可重构技术目前在国内外的最新发展和应用;对FPGA动态部分可重构的未来研究发展方向做简单介绍。      

基于FPGA 的局部动态可重构技术研究

可重构技术作为嵌入式系统中软硬件结合的设计方法,在可靠性、系统高集成度方面有很大优势。现场可编辑门 阵列(Field Programmable Gate Array,FPGA)不仅可以满足这些客观需求,还加强了系统的自适应性,降低了开发成本。 文章介绍了动态局部重构的实现方法,并在早期获取部分可重构(Early Access Partial Reconfiguration,EAPR)方法的基础 上加以改进。之后使用 Xilinx 生产的 Virtex-ML403 开发板实现整个设计,验证该方法的有效性,保证系统的稳定,在实 际应用的实现中有利于对资源有效的管理和合理的利用。     

基于FPGA的动态可重构体系结构研究

提出了一种基于FPGA的动态可重构系统的设计方案。该系统以协处理器的形式与LEON2通用处理器构成主/协处理器结构，并通过寄存器与网络来保存和传递数据流和配置流，实现了二者的优势互补。以具体实验对该方案进行了验证。     

基于动态可重构FPGA的自演化硬件概述

演化硬件研究如何利用遗传算法进行硬件自动设计,或者设计随外界环境变化而自适应地改变自身结构的硬件,在电子设计自动化、自主移动机器人控制器、无线传感器网络节点等领域都有潜在的应用价值. 自演化硬件是在硬件内部完成遗传操作和适应度计算,利用支持动态部分可重构的FPGA芯片上的微处理器核实现遗传算法,模拟生物群体演化过程搜索可能的电路设计并配置片上的可重构逻辑,找到最优或较优的设计结果,从而实现自适应硬件. 当电路发生故障时,自演化硬件自动搜索新的配置,利用片上冗余资源取代故障区域,从而实现自修复硬件. 介绍了基于动态部分可重构FPGA的自演化硬件的基本思想、体系结构以及研究现状,总结并提出了亟待解决的关键技术,指出高效的电路染色体编码表示与可重构逻辑配置位串之间的映射方式是当前研究的重点之一.     

基于局部动态可重构技术的多通道数据采集系统

可重构技术既具有硬件任务的高效性又具有软件任务的灵活性,近年已经成为研究熟点,并越来越广泛的应用到实际系统之中.应用在化工、电力、冶金等行业的大型监控系统中的多通道数据采集系统具有高可靠性、强实时性和高并行性特点,典型的多通道数据采集系统普遍采用ASIC集成电路设计,可配置性、灵活性和扩展性差,本文提出一种将局部动态可重构技术应用到多通道数据采集系统的设计方案,提高了系统的可配置性和应用范围,并且系统具有更高的实时性和并行性.     

FPGA动态可重构理论及其研究进展

近年来,随着微电子技术和计算机技术的发展,尤其是大规模现场可编程门阵列FPGA的出现,实时电路重构技术逐渐成为国际学术界的研究热点;基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用;文章介绍了基于FP-GA动态可重构技术的原理、分类,重点讨论了动态可重构的实现方法及两种技术,并给出了系统重构设计的流程,同时,介绍了基于FPGA动态可重构技术已取得的成功应用,最后展望了FPGA动态可重构技术的发展前景,并指出了有待解决的问题.     

基于FPGA的可重构计算技术研究

本文介绍了可重构计算技术的提出和历程,结合器件发展、重构方式和结构模式分析了基于FPGA的可重构计算技术原理,从设计、配置角度探讨了实现技术,并阐述了在多个领域的应用。根据存在的问题,提出了可重构计算技术的发展研究方向。     

FPGA动态局部重构在通用远程接口单元设计中的应用

为了提高飞机机载机电系统的信号处理终端设备——远程接口单元(RIU)的通用性、配置的灵活性、故障后自修复能力等,研究了通用远程接口单元(GRIU)的系统架构.在硬件结构上,由开关矩阵桥接各类机载机电信号;应用FPGA动态局部重构(DPR)技术,由模块化BIT文件流实现机载机电子系统的功能配置和故障后重构.介绍了RIU的作用和特点,DPR的设计方法,并以起落架系统和液压系统为例,给出了GRIU在机载机电系统中的工程应用方法.     

动态可重构指令计算机

动态可重构指令处理器没有固定的指令集,利用动态可重构集成电路可根据程序需求生成不同的指令,指令是"进程级指令";利用"面积换速度",多道并行流水线使计算机处理器的速度大大提高,同时大大降低了处理器的功耗;硬件可重用,提高了硬件的资源利用率。动态可重构指令计算机是未来计算机体系结构的发展方向。     

基于BIST的动态可重构FPGA的时延故障测试方法

FPGA市场已经进入极速发展时代,不同的销售商已向市场投入更多更快的FPGA器件。随着FPGA器件的迅速发展,FP-GA的密度和复杂程度也越来越高,使大量的故障难以使用传统方法进行测试,因此,对FPGA器件的故障测试和故障诊断方法进行更全面的研究具有重要意义。为此重点研究了动态重构FPGA及其基本结构、特点;在此基础上探讨了基于BIST技术的FPGA时延故障测试方法,并成功应用于Lattice ORCA 2C系列FPGA中。实验证明,该BIST方法是可行且有效的,并且不需要昂贵的ATE设备。     

基于FPGA动态可重构的高速、高质量的图像放大

为了能高速、高质量地进行图像放大，提出了一种以硬件方法完成高阶图像插值运算来实现图像放大的新方法。该方法为了保证图像放大后的质量，采用了3次B-样条来对图像放大后的像素点灰度值进行插值运算，并提出一种基于IIR和FIR数字滤波器的3次B-样条插值法的高速实现方案。另外，为了能在系统中实现不同倍数图像放大，系统中还引入了基于FPGA的动态可重构技术，即通过实时地改变FPGA的配置，以实现不同的算法。同时还针对256灰度级图像设计出一种基于FPGA的高速、高质量的硬件图像放大及显示系统。     

基于动态可重构技术的装备测试系统研究

当前国内自动测试系统存在实时性差、测试资源冗余、成本高等问题,针对以上问题,提出了基于FPGA部分动态重构技术的自动测试系统,该系统基于FPGA动态可重构技术并结合嵌入式操作系统实现测试资源的动态管理,并开发了用于测试过程的硬件自动测试任务编程模型,提出了一种用于重构任务加载的ICAP控制器;该系统实现测试过程的并发执行,从而增强自动测试系统测试的实时性,进而提高测试的准确性与覆盖性。在验证试验中,将动态重构测试系统应用于自动测试实例中,试验结果表明硬件重构测试任务加载正常,各测试资源功能执行正确     

可重构硬件操作系统技术

为了充分发挥可重构计算的高性能和可编程能力,需要将可重构资源和硬件任务纳入到操作系统管理范畴.因此面向可重构计算的操作系统技术—可重构硬件操作系统技术成为一个新的研究热点.本文在简要介绍可重构计算系统体系结构的基础上,详细介绍了国内外的研究现状.最后,结合可重构计算系统的特点,阐述了可重构硬件操作系统的关键技术.     

动态可重构技术在嵌入式计算机中的应用

在降低嵌入式计算机功耗、体积方面,动态可重构技术具有积极的作用。在计算机硬件设备的运行过程中,动态可重构技术可根据计算任务的不同实现不同的功能,使系统软硬件资源得到充分利用。该文对动态可重构技术进行分析,并探讨动态可重构技术在嵌入式计算机中的应用,为嵌入式计算机的发展提供参考。     

基于动态局部重构的HCRP协议的研究

基于 FPGA 的动态局部重构技术,提出了 FPGA 片上系统获取远程可下载硬核模块并动态加载的实现方式,进一步提出了 HCRP 协议的基本框架。     

基于EAPR流程的动态局部可重构实现

介绍实现动态局部可重构的方法,以EAPR流程为例,阐述通过时/空复用技术实现动态局部自动重构的基本过程。在此基础上,使用芯片内嵌的硬核处理器Power PC405来调度和管理芯片上其他可编程逻辑资源的自重构过程。在Virtex II Pro开发板上进行验证,结果表明,使用较小容量的FPGA硬件资源,可完成超过其容量规模的系统设计。     

基于FPGA可重构多功能仪器方案设计

针对传统ATS测试中由开关速度慢导致的易造成短路从而损坏测试仪器或被测单元(UUT)等缺点,提出用可重构的多功能测试仪器来代替专用仪器,达到降低测试成本、提高测试效率的目的;文中设计了基于FPGA的信号发生器、数字万用表和频率计等多种功能仪器,并可以重新配置,并重点介绍数字万用表的设计;利用SOPC Builder软件在FPGA中嵌入了NiosⅡ处理器系统实现多仪器功能的集成,利用USB总线完成上位机与下位机的通讯,使人机交互友好;基于可重构理论设计的这种多功能仪器集成度高,有效地解决了仪器功能单一呆板的问题,最终使系统从专用走向通用。     

动态可重构技术研究综述

动态可重构技术可使硬件设备在运行时根据不同的计算任务实现不同的功能,在发挥应用程序效率的同时,又能充分利用系统软硬件资源。根据固定器件与可重构器件的关系,可以将可重构系统划分为不同的结构。适应各自结构的特点,将任务合理的分解为软件部分和硬件部分,是高效完成计算任务的基础。当硬件任务较多时,系统需要一个良好的算法来进行调度。最后,可重构系统应该为用户提供一个结构透明的开发平台,使用户可以方便的利用可重构计算的强大能力。     

FPGA远程动态重构技术的研究

提出了一种FPGA远程动态重构的方法,结合FPGA动态重构技术和GSM通信技术来实现。利用GSM技术实现配置数据的无线传输,在单片机控制下将数据存储于CF卡中。在内嵌硬核微处理器PowerPC405控制下,FPGA通过内部配置存取端口读取CF卡中新的配置数据,对可重构区进行配置以实现新的功能。