GaAs MMIC中平面Schottky Diode的C－V特性解析模型

本文提出一种采用ＧａＡｓＭＥＳＦＥＴ工艺制造的平面微波变容管Ｃ－Ｖ特性解析模型，该模型着眼于小尺寸、平面化工艺及离子注入工艺，充分考虑了由其产生的栅下沟道串联电阻及侧电容对平面ＳｃｈａｔｔｋｙｄｉｏｄｅＣ－Ｖ特性的影响，这些影响对平面变容管影响较显著而在已有的模型中是被忽略或未作详细讨论的．文中还给出了该模型的算例及与实验结果，已有的几种典型模型算例的比较．结果表明，本文模型中参数易确定，与实验亦附合得很好．     

GaAs MESRET平面型变容管高频特性分析

本文分析用于ＧａＡｓ ＭＭＩＣ调频器件ＭＥＳＦＥＴ平面型变容管的微波特性,讨论了器件几何结构与直流参数,Ｓ参数之间的关系,重点研究了器件串联电阻对微波特性的影响,给出了变容管变电容比与器件几何尺寸。     

基于神经网络BP算法PECVD Si3N4钝化工艺的模拟

由于ＩＣ制造过程的高度复杂非线性，利用传统的方法进行工艺分析难以获得满意的结果，现描述一种新的途径－－神经网络反向传播算法，并介绍了神经网络ＢＰ算法ＰＥＣＶＤ Ｓｉ３Ｎ４钝化工艺中的应用。通过建立ＰＥＣＶＤ淀积工艺的神经网络模型，对ＰＥＣＶＤ Ｓｉ３Ｎ４钝化工艺进行了计算机模拟，讨论了相关工艺条件对Ｓｉ３Ｎ４介质膜特性的影响，所编写的神经网络应用程序已用Ｃ语言在计算机上得到了实现。     

集成化平面肖特基变容管微波C-V特性物理模型

提出一种集成化平面肖特基变容管微波频段 C- V特性物理模型 ,该模型考虑了由平面结构引起的分布有源层串联电阻、分布结电容、结反向饱和漏电流及侧壁电容对微波频段 C- V特性的影响 ,揭示了集成化平面肖特基变容管 C- V特性对频率的依赖 ,并对变容比作了讨论。模型与实验结果符合得很好     

MESFET和PHEMT大信号建模

分析了ＭＥＳＦＥＴ和ＰＨＥＭＴ大信号建模的现状,提出了在ＤＣ和脉冲两种状态下通用于ＭＥＳＦＥＴ和ＰＨＥＭＴ的有确Ｉ－Ｖ模型;提出了具有二维Ｃ－Ｖ模型精度的一维Ｃ－Ｖ模型格负载线Ｓ参数测量提取方法,提出了采用改进Ｃｏｌｄ ＦＥＴ测量与提取技术进行管壳封装器件建模的方法。本文的大信号模型具有很好的数值收敛性和标准的等效电路。提出了的模型精确地模拟了器件的ＤＣ Ｉ－Ｖ、脉冲Ｉ－Ｖ、偏置样在Ｓ参数、Ｃ－Ｖ     

集成电路中栅介质膜的C－V测试误差分析及其修正模型

通过具有各种串联电路的ＭＯＳ电容的分析测试表明：串联电阻引起ＭＯＳＣ－Ｖ特性畸变、失真，并与介质膜电容大小有关；串联电容使ＭＯＳＣ－Ｖ特性严重不稳定；而当存在电容和电阻并联的串联电路时，即使串联电路中的电阻高达１ｋΩ以上，只要其并联的电容远大于介质膜电容，这个串联电路的影响就可以忽略不计。也测试分析了硅衬底参数和测试环境对ＭＯＳＣ－Ｖ特性的影响。指出了改善测试分析准确性的各种有效途径。提出了ＭＯＳＣ－Ｖ特性的串联电阻修正模型。即：存在串联电阻效应的判据；ＭＯＳＣ－Ｖ特性失真的判据；串联电阻计算公式、电容修正公式及ＭＯＳＣ－Ｖ修正过程。举例说明修正模型编程的实际应用：超薄栅氧化层ＭＯＳＣ－Ｖ特性的修正；ＣＭＯＳ电路中，Ｐ阱中ＭＯ５电容Ｃ－Ｖ特性的修正。     

微波单片负阻有源压控滤波器设计方法和实验研究

本文给出了一种利用ＧａＡｓ ＭＥＳＦＥＴ负阻特性实现的微波单片有源滤波电路，并考虑到ＭＭＩＣ工艺兼容性，提出了一种ＧａＡｓ ＭＥＳＦＥＴ变容管结构，从而实现了滤波器的压控功能。     

热壁外延制备的n－PbTe／p－Si异质结特性研究

本文报道了首次用热壁外延（ＨＷＥ）方法，在Ｓｉ（１００）衬底上，制备ｎ－ＰｂＴｅ／ｐ－Ｓｉ异质结的工艺及测试结果．由Ｘ－射线衍射谱确认，ＰｂＴｅ外延层是单晶，Ｉ－Ｖ曲线表明，该异质具有良好的整流特性．由Ｃ－Ｖ测量得到异质结的内建电势差．最后算出能带偏移．     

一种全新的高性能n－JFET和n－p－n兼容工艺

本文提出了一种全新的ｎ－ＪＦＥＴ和ｎ－ｐ－ｎ兼容工艺，采用二次外延实现了ＪＦＥＴ和ｎ－ｐ－ｎ的隔离。介绍了工艺流程，并对工艺上第一外延的厚度和浓度、二次硼埋浓度以及隔离的温度和时间对ｎ－ＪＦＥＴ的Ｖ＿ｐ和ｎ－ｐ－ｎ管的性能的影响进行了讨论。采用这种工艺研制出了Ｖ＿ｐ达３．５～４．５Ｖ，Ｉ＿（ＤＳＳ）＝１５ｍＡ的ＪＦＥＴ和ｆ＿Ｔ＝８００ＭＨｚ，β＝１００，ＢＶ＿（ｃｅｏ）≥２５Ｖ的ｎ－ｐ－ｎ管，并成功运用于调制解调开关侧音放大器中。     

C波段GaAs FET VCO设计的一种方法

在小信号Ｓ参数基础上，提出了一种宽带优化方法，设计了宽调谐、低相噪ＧａＡｓＦＥＴＶＣＯ。用该方法设计的Ｃ波段ＧａＡｓＦＥＴＶＣＯ用变容二级管调谐，其电压调谐范围在０～１５Ｖ，在调谐带宽为５００ＭＨｚ范围内ＶＣＯ的调谐线性度为１：１．５，带内相位噪声优于－８２ｄＢｃ（偏离１００ｋＨｚ处）输出功率大于２０ｍＷ，功率起伏小于±１ｄＢ。     

GaAs表面及Al_xGa_（1－x）As／GaAsHBT外基区表面（NH_4）_2S／SiN_x钝化工艺研究

分析了ＡｌｘＧａ１－ｘＡｓ／ＧａＡｓＨＢＴ外基区表面复合电流及外基区表面复合速度对直流增益的影响，用光致发光（ＰＬ）谱和Ａｌ／ＳｉＮｘ－Ｓ／ＧａＡｓＭＩＳ结构Ｃ－Ｖ特性，研究了ＧａＡｓ表面（ＮＨ４）２Ｓ／ＳｉＮｘ钝化工艺的效果及其稳定性。结果表明，ＥＣＲ－ＣＶＤ淀积ＳｉＮｘ覆盖并在Ｎ２气氛中退火有助于改善ＧａＡｓ表面硫钝化效果的稳定性。在此基础上形成了一套包括（ＮＨ４）２Ｓ处理、ＳｉＮｘＥＣＲ－ＣＶＤ淀积及退火并与现有ＨＢＴ工艺兼容的外基区表面钝化工艺，使发射区面积为４×１０μｍ２的器件增益比钝化前提高了４倍，且６０天内不退化。     

SiC器件──物理与数值模拟

从文献中摘出了６Ｈ碳化硅（６Ｈ～ＳｉＣ）的重要材料参数并应用到２－Ｄ器件模拟程序ＰＩＳＣＥＳ和ＢＲＥＡＫＤＯＷＮ及１－Ｄ程序ＯＳＳＩ中。６Ｈ－ＳｉＣｐ－ｎ结的模拟揭示了由于反向电流密度较低的缘故相应器件在高达１０００Ｋ温度下应用的可能性。６Ｈ－ＳｉＣ１２００Ｖｐ－ｎ￣（－）－ｎ￣（＋）二极管与相应硅（Ｓｉ）二极管的比较说明６Ｈ－ＳｉＣ二极管开关性能较高，同时由于６Ｈ－ＳｉＣ　ｐ－ｎ结内建电压较高，其正向功率损耗比Ｓｉ略高。这种缺点可用６Ｈ－ＳｉＣ肖特基二极管克服。Ｓｉ、３Ｃ－ＳｉＣ和６Ｈ－ＳｉＣ垂直功率ＭＯＳＦＥＴ的开态电阻通过解析计算进行了比较。在室温下，这种ＳｉＣＭＯＳＦＥＴ的开态电阻低于０．１Ωｃｍ￣２，可在高达５０００Ｖ阻塞能力下工作，而ＳｉＭＯＳＦＥＴ则限于５００Ｖ以下。这一点通过用ＰＩＳＣＥＳ计算６Ｈ－ＳｉＣ１２００ＶＭＯＳ－ＦＥＴ的特性得以验证。在低于２００Ｖ的电压区，由于硅的迁移率较高且阈值电压较低，故性能更优良。在上述的６Ｈ－ＳｉＣＭＯＳＦＥＴ的栅氧化层和用于钝化平面结的场板氧化层中存在着大约４×１０￣６Ｖ／ｃｍ的电场。为了研究ＳｉＣ器件的高频性能，提出了６Ｈ－ＳｉＣ发射极的异质双极晶体管?     

nc—Si：H／c—Si量子点二极管中的共振隧穿特性分析

采用常规ＰＥＣＶＤ工艺，在Ｎ型单晶硅（ｃ－Ｓｉ）衬底上沉积薄层纳米Ｓｉ（ｎｃ－Ｓｉ）膜，并进而制备了ｎｓ－Ｓｉ：Ｈ／ｃ－Ｓｉ量子点二极管。在１０￣１００Ｋ温度范围内实验研究了该结构的σ－Ｖ和Ｉ－Ｖ特性。结果指出，当反身偏压为－７￣－９Ｖ时，无论在σ－Ｖ还是在Ｉ－Ｖ特性曲线上都观测到了近乎等间距的量子化台阶，此起因于在ｎｃ－Ｓｉ：Ｈ膜中具有无序排布且粒长大小不一的Ｓｉ微晶粒子，由于微晶粒子中能级的量     

MOCVD生长超突变结GaAs变容管材料

用ＭＯＣＶＤ生长了用于ＧａＡｓ变容二极管的结构材料。分别用ＳｉＨ＿４和ＣＣｌ＿４作为掺杂剂对ＧａＡｓ进行ｎ型和ｐ型掺杂，找到了适合高质量变容管材料的方法．材料用于器件制作，得到了反向击穿电压大于２５Ｖ、电容变化比大于４０的变容管。     

一种低压智能功率集成技术

本文介绍了一种以传统多晶硅栅ＶＤＭＯＳ工艺为主的新型自隔离智能功率集成工艺技术。该技术可以将ＶＤＭＯＳ、ＨＶ－ＣＭＯＳ、ＬＶ－ＣＭＯＳ、ｎｐｎ双极晶体管、齐纳二极管、电容等器件集成在同一单片电路中。整个工艺仅１０块掩模版。结合我们研制的高边智能功率开关电路，对器件结构、特性和工艺设计考虑进行了详细的分析。     

GaAs表面及AlxGa1—xAs／GaAsHBT外基区表面（NH4）2S／SiNx钝化工艺研究

分析了ＡｌｘＧａ１－ｘＡｓ／ＧａＡｓＨＢＴ外基区表面复合电流及外基区复面复合速度对直接增益的影响，用光致发光（ＰＬ）谱和Ａｌ／ＳｉＮｘ－Ｓ／ＧａＡｓＭＩＳ结构ＣＶ特性，研究了ＧａＡｓ表面（ＮＨ４）２Ｓ／ＳｉＮｘ钝化工艺的效果及其稳定性。结果表明，ＥＣＲ－ＣＶＤ淀积ＳｉＮｘ覆盖并在Ｎ２气氛中退火有助于改善ＧａＡｓ表面硫钝化效果的稳定性，在此基础上形成了一套包括（ＮＨ４）２Ｓ处理，ＳｉＮｘＥＣＲ－ＣＶ     

ECV与PVS技术在InP系列多层异质外延材料测试中的应用研究

ＥＣＶ与ＰＶＳ是目前国内外半导体多层异质材料测试中的一种先进技术。利用ＰＮ４３００半导体分布测绘仪和ＰＮ４３５０光压谱仪，测试了ＩｎＰ系列多种异质材料的Ｎ－Ｗ、Ｃ－Ｖ、ＰＶＳ、Ｉ－Ｖ特性。分析和讨论了德拜长度限制、阳极化染色，表层测试点散乱、ＰＶＳ显示次序与光响应层最小厚度限制，Ｃ－Ｖ曲线不连续等问题。     

PECVDSi_3N_4钝化膜对GaAsMESFET直流特性的影响

用ＰＥＣＶＤ氮化硅薄膜对ＧａＡｓ ＭＥＳＦＥＴ进行钝化，本文讨论了钝化对器件特性的影响，提出了一种改善ＧａＡｓ器件表面的方法，结果表明利用该方法和ＰＥＣＶＤ氮化硅钝化膜改善了器件的栅漏击穿电压。     

nc-Si∶H/c-Si量子点二极管中的共振隧穿特性分析

采用常规ＰＥＣＶＤ工艺，在Ｎ型单晶硅（ｃ－Ｓｉ）衬底上沉积薄层纳米Ｓｉ（ｎｃ－Ｓｉ）膜，并进而制备了ｎｃ－Ｓｉ∶Ｈ／ｃ－Ｓｉ量子点二极管．在１０～１００Ｋ温度范围内实验研究了该结构的σ－Ｖ和Ｉ－Ｖ特性．结果指出，当反向偏压为－７～－９Ｖ时，无论在σ－Ｖ还是在Ｉ－Ｖ特性曲线上都观测到了近乎等间距的量子化台阶，此起因于在ｎｃ－Ｓｉ∶Ｈ膜中具有无序排布且粒径大小不一的Ｓｉ微晶粒中，由于微晶粒中能级的量子化而导致的共振隧穿现象．如果进一步改进膜层生长工艺，以制备出具有趋于有序排布、尺寸均匀和粒径更小的Ｓｉ微晶粒的     

1微米硅栅CMOSASIC制造中RIE的应用

本文主要介绍１ｕｍ双阱双层金属布线硅栅ＣＭＯＳ专用集成电路制造中采用先进的反应离子刻蚀技术，对多种材料如ＬＰＣＶＤ、Ｓｉ３Ｎ４、ＰＥＣＶＥＳｉ３Ｎ４、热ＳｉＯ２、ＰＥＶＥＤＳｉＯ２、ＰＳＧ、ＢＰＳＧ、多晶硅和Ａｌ－Ｓｉ（１．０％）－Ｃｕ（０．５％）合金等进行高选择比的，各向异性刻蚀的工艺条件及其结果。获得上述各种材料刻蚀后临界尺寸（ＣＤ）总损失＜０．０８ｕｍ的优良结果。此外还分析讨论了被选择的刻蚀