基于SOPC的通用图像处理系统设计

本文介绍了基于SOPC的通用嵌入式图像处理系统的实现方法.其中叙述了SOPC及Nios Ⅱ嵌入式处理器的特点和使用,分别具体说明了系统的硬件结构设计和图像处理算法的流程及软件实现,采用此系统可以大大简化图像处理系统的硬件和软件设计,优化系统设计.     

基于SOPC 的图像解压缩系统

针对目前利用软件解码图像不能满足实时性要求的现状,提出了一种基于FPGA片上系统（SOPC）的JPEG图像解压缩系统设计方案。主要介绍了JPEG图像解压缩算法的硬件实现方法和系统的工作原理以及具体实现。结果表明,该系统能够加快图像的解码速度,解码一幅640×320图像仅需要21.3ms,实时的实现了图像的解码。     

SOPC硬件系统设计概要

在系统设计复杂度不断提高及新产品市场周期不断缩短的压力下,把FPGA及微处理器核心内嵌在同一芯片上,构建成为一个可编程的SOC系统体系框架结构,建成所谓的可编程芯片系统SOPC(System on a Programmable Chip),从而为系统设计者提供了又一灵活快捷的设计方法与途径。     

一种远程控制系统的SOPC设计

可编程片上系统(SOPC)是近期嵌入式系统设计的热点之一，利用成熟的处理器软核是进入这一领域的捷径。SOPC设计牵涉诸多EDA工具和软MCU的使用，使初涉者感觉困难。本文利用Xilinx公司推出的8位微处理器软核Picoblaze，给出一个热水器远程控制系统的SOPC的设计过程，希望通过这一例子给读者了解基于MCU的片上系统设计的过程。     

基于SOPC技术的图像分割系统设计

给出了基于SOPC技术的图像处理系统的软硬件设计,创建了CMOS图像传感器控制器IP核和VGA显示控制器IP核,实现了图像的采集和显示,并由NiosII软核实现了基于最大类间方差法(Otsu)的图像分割算法。实验结果表明,该系统可以获得很好的图像分割效果。     

基于SOPC的图像采集与存储系统设计

图像采集与存储是对图像信息进行处理和分析的前提。针对目前嵌入式图像采集系统设计复杂、难以扩展升级、存储资源有限的问题,提出了一种基于SOPC技术的嵌入式图像采集与存储系统方案,用FPGA硬件逻辑资源实现了图像采集,在SOPC Builder中采用SPI内核完成了SD卡读写的硬件设计,在NiosⅡIDE环境下,采用C语言实现了图像SD卡存储的软件设计。实验结果表明,系统能够正常工作并具有较好的应用前景。     

基于SOPC的视频车辆检测技术研究

在智能交通领域,车辆的违章检测是重要的技术.而视频检测算法基本上都是基于PC平台的软件检测,无论是从稳定性和价格等都是不可取的.结合最新的SOPC技术,提出了一种基于SOPC的视频检测技术.以Nios Ⅱ软核处理器和外设IP核为硬件平台,结合A/D和D/A视频接口,以μC/OS为操作系统,实现了视频检测的硬件与软件结合的嵌入式检测技术,从而摆脱了PC的限制.最后通过具体的工程验证了设计的有效性,该方法具有高达82%的检测率,从而在智能交通领域发展有很好的市场前景.     

基于PowerPC的小目标检测系统设计

小目标检测与硬件实现技术是决定精确制导武器性能的关键技术之一,其难点在于如何解决运算量大、实时性要求高与系统小型化要求之间的矛盾。选取了动态规划小目标检测算法,分析了其算法特点与资源需求,在此基础上提出并实现了基于嵌入式PowerPC处理器硬核的SOPC解决方案。系统的调试结果证明,这一设计方案能够实时完成小目标检测的任务。     

基于SOPC的微型无人机飞行控制系统设计

针对无人机(UAV)飞控系统的发展要求,提出了一种基于可编程片上系统(SOPC)技术的设计方案,自顶向下地利用软硬件协同设计方法实现整个过程的设计.主控芯片采用Cyclone Ⅱ系列的EP2C8Q208C8N,进而设计系统的外围电路;借助NIOS Ⅱ软件写入程序实现对无人机的控制.与传统的无人机控制系统相比,该系统适应了集成度高、功耗低、体积小的发展要求.悬停试飞,机体晃动小,且在外界干扰时能自动调整姿态,保持稳定飞行,具有较快的响应速度.     

基于Nios Ⅱ的多用途扩频信号源组件设计

扩频信号源是扩频系统的重要组成设备,可以为扩频接收机提供各种形式的扩频信号（如直扩、跳频等）。针对目前市场上的扩频信号源价格昂贵,采用专用的扩频芯片也存在扩展和升级性能较差的问题,提出采用NiosⅡ软核处理器来实现性价比高且能够灵活改变调制方式的扩频信号源,将NiosⅡ的自定义组件技术与扩频信号源的产生原理相结合,设计出了一种基于NiosⅡ的扩频信号源自定义组件。此组件拥有直扩和跳频两种可选的调制方式,并且具有各种可控制的参数。在应用时利用SOPC（可编程片上系统）技术,只需在NiosⅡ系统中加入此组件并在顶层软件中调用该组件驱动函数库的函数即可产生多种调制方式的扩频信号。     

基于SOPC的数字预失真器设计与实现

目前数字预失真技术的研究多偏重在不同算法的仿真方面,对具体实现技术的研究较少。为此,设计一种基于可编程片上系统(SOPC)的自适应数字预失真器。采用多项式查找表电路来实现预失真功能,用现场可编程门阵列(FPGA)内的EDK工程完成系数计算,以避免全硬件实现带来的复杂性。以IP核的形式下载到Xilinx FPGA上,并在测试平台对其进行验证,结果表明,该预失真器能改善功放的线性度,对于8MHz带宽的OFDM信号和doherty结构的GaN功放,ACPR可改善8dB,并且具备自适应功能,可较好地应用到实际工作环境中。     

基于SOPC的望远镜多策略控制器设计

基于NIOS II为核心的可编程片上系统(SOPC),设计可重构的SOPC硬件配置和控制软核,将简单文件传输协议服务器扩展为专门的传输写入服务器,完成远程在线导入多个SOPC硬件配置和控制软核,并制定硬软件远程切换流程,从而实现基于FPGA3C25的多策略控制器设计。在大型望远镜控制系统中的成功应用验证了该设计的可行性。     

一种通用在线仿真调试器的设计

提出一种基于SOPC实现片内嵌入的通用在线仿真器体系结构：利用IPcore易于下载更新的特性，在一片FPGA上实现对多种嵌入式CPU的在线仿真支持，体现通用的概念。本仿真器的具体实现采用了ALTERA公司的NIOS开发套件，自主研发出In Circuit Emulator知识产权核，以及其他商业IPcores。简单描述了其设计与实现的思路及过程。     

基于SOPC的扩频接收机设计与实现

采用FPGA+DSP模式实现的扩频接收机存在开发周期长、实现难度大等缺点。针对该问题,基于可编程片上系统,利用FPGA内的嵌入式软核NiosII代替DSP处理器和通用控制器,在单片FPGA内实现整个BD/GLONASS组合导航定位接收机。阐述匹配滤波器、相关器、载波跟踪环和码跟踪环的算法理论与实现方法。在24 h内的静态定位结果表明,该接收机的定位精度满足要求。     

基于SOPC及图形加速引擎的座舱显示系统

提出一种基于可编程片上系统和图形加速引擎的飞机座舱综合显示系统设计方案。为避免图形加速引擎直接对帧存储器进行零碎操作导致的存储器操作瓶颈,引入图形缓存机制。根据图形像素的存储特点提出“远区域优先”图形缓存页面淘汰算法。对汉字及自定义位图等操作采取软硬件结合的方式达到系统性能和资源利用的平衡,利用硬件锁保证帧存储器一致性。通过对模块进行波形仿真实现系统级仿真结果的可视化验证。     

基于Nios II软核处理器的SD卡接口设计

随着FPGA的低成本化和整合资源的不断增强,FPGA在整个嵌入式市场中的份额在不断增加。基于FPGA的NiosII软核以其高度的设计灵活性和完全可定制性在现今电子产品设计及工业控制中扮演着重要的角色。此外,以SD卡为代表的大容量存储卡成为消费电子类产品最重要的存储媒体。基于NiosII软核处理器来读写SD卡的接口设计在诸多电子系统中的使用也愈来愈多。文中给出了基于NiosII软核处理器的SD卡接口设计方案,并介绍了NiosII的驱动架构,给出SD存储卡在NiosII软核上的驱动程序设计。     

一种SEU硬核检测电路的设计与实现

现有的现场可编程门阵列(FPGA)芯片在进行单粒子翻转(SEU)检错时,只能针对FPGA配置单元进行周期性重复擦写而不能连续检错纠错。为此,设计一种能连续检测SEU错误并实时输出检错信息的硬核检测电路。该设计改进传统FPGA芯片的数据帧存储结构,能对芯片进行连续回读循环冗余校验(CRC)。在FDP3P7芯片上的流片实现结果表明,该电路能在50 MHz工作频率下连续对芯片进行回读CRC校验,并正确输出SEU帧检错信息。     

基于FPGA的关键词识别系统实现

随着微电子技术的高速发展,基于片上系统SOC的关键词识别系统的研究已成为当前语音处理领域的研究热点和难点。运用Xilinx公司ViterxII Pro开发板作为硬件平台,结合ISE10.1集成开发环境,完成了语音帧输出、MFCC、VQ和HMM等子模块的设计;提出了一种语音帧压缩模块架构,有效实现了语音帧信息到VQ标号序列的压缩,实现了由语音帧压缩模块和HMM模块构建的FPGA关键词识别系统。仿真实验结果表明,该系统具有较高的识别率和实时性,为关键词识别系统的FPGA硬件电路的实现研究提供了实例。