具有过压保护功能DMA方式下的高速数据采集系统设计与实现

介绍了应用于橡胶轮胎平衡调试系统中，基于ISA总线的数据采集系统的设计原理和实现。以具有过压保护功能高速2位数模转换器AD7892为核心，以8253定时器控制转换频率，以DMA方式配合其高速转换的特点，将采集的数据存入指定内存块中，然后对采集数据进行数字滤波预处理。     

高速数据采集系统中的FPGA的设计

提出了利用FPGA技术把缓存FIFO、锁存电路、时序电路、控制电路等分散的电路模块集中起来作为独立的缓存及控制电路,实现了数据的高速缓存,防止了数据丢失;产生了严格的时序逻辑,保证了系统的可靠性.利用乒乓锁存降低了对缓存速度的要求并将数据合并成32位,易于与DSP数据传输.电路模块简单可靠,易于系统调试.详细介绍了FPGA的电路模块的设计.     

采用DMA技术实现的高速数据采集系统

文章介绍了以DMA技术为核心的高速数据采集系统的设计 ,分析了系统的工作原理和技术要点 ,介绍了用汇编语言编写的程序段并给出了电路原理图。     

基于ADSP-2191DMA方式的高速数据通信

本文针对便携式高速数据采集系统的数据传递瓶颈，介绍了ADSP—2191的两种并行DMA传送方式。在文中，作者着重对Mem DMA的相关寄存器进行了讲解。并针对具体硬件框架，给出了程序实例，为21xx系列DSP工程应用的高速通信设计了重要参考。     

高速多通道数据采集电路的实现

主要介绍某气象雷达接收机中数据采集部分的实现原理及其特点。     

基于AD9226的FPGA高速数据采集电路设计

本文对12位精度、65 Msps采样率的高速模数转换器AD9226进行了介绍,在此基础上提出了高速数据采集电路的设计方案,主要是在AD转换电路的基础上提供了相应的电位移动及其衰减电路和电源电路.最后结合FPGA硬件编程对双通道的高速数据采集系统进行测试,成功采集到了 50 Msps的数据,验证了该方案的可行性.     

基于FPGA的多通道高速数据采集系统

为满足某雷达实验平台的需求,设计并实现了一种基于通用串行总线USB的多通道高速数据采集系统。该系统以现场可编程门阵列（FPGA）为核心,利用多组高采样率AD实现多通道高速采集。为保证数据通路的畅通,每通道配备大容量DDR2进行高速数据缓存,并利用DDC降低数据写入速率。系统采用EZ_USBFX2LP系列USB芯片的Slave FIFO接口方式将数据回传至计算机中,由计算机应用程序进行控制、数据采集和波形显示。整个系统由硬件部分、FPGA内部逻辑、USB固件、设备驱动和应用程序构成。经过测试,系统在80MHz采样率下,可以实现中心频率60MHz、带宽10MHz信号的有效采集。测试结果验证了设计方案的正确性和可行性。     

基于FPGA的高速数据采集系统的实现与性能分析

为了满足信号处理中数据采集系统的高速及高精度的要求,设计了一个利用高精度的16bit AD9262、FIFO以及FPGA实现的高速数据采集系统。通过FPGA控制高速A/D转换和FIFO的读写,并由CPCI总线将数据传输至上位机,然后利用Matlab平台及FFT算法对采集系统的A/D转换器进行动态参数分析,实验数据表明AD的各项动态参数达到设计要求,从而验证了该高速数据采集系统设计的合理性。     

FPGA芯片在高速数据采集缓存系统中的应用

给出了以FPGA核心逻辑控制模块的高性能数据采集系统的设计方法,并在QuartusII8．0集成环境中进行软件设计和系统仿真,最后给出了新型缓存系统中主要功能模块的仿真图形。     

基于FPGA的高速数据采集存储系统设计

针对飞行器在飞行状态下需要对外部环境进行识别和参数记录任务,提出基于FPGA的高速数据采集存储方案。通过对AD9254芯片前端电路进行合理设计,实现其对视频信号的高速采集,采样速率为132 Msample/s。利用FPGA静态仿真实现逻辑控制的修正,解决了因内部时钟传输占空比失真而导致误码产生的问题。数据存储采用二级流水线的操作方式,写速率可达62 Mbyte/s。系统设备经地面联试试验已成功应用于工程实践,具有较高的可靠性和稳定性。     

基于FPGA高速数据采集的解决方案

随着接口速度和带宽的不断提高，有必要对高速数据采集问题进行研究。如何在高接口速率的情况下正确采集到有效的数据，成为目前要解决的问题。解决此问题的方法是采用Xilinx Virtex 4 FPGA的ChipSync或Altera Stratix Ⅱ FPGA DPA（动态相位调整）两种不同技术，并介绍了Altera DPA技术在高速源同步接口的实际设计过程。使用这两种技术的结果是在数据速率达到1Gb／s时。完成对有效数据的正确采集。     

基于FPGA的PCIE总线DMA传输的实现

为了实现不同应用条件下对高速数据传输的不同要求,本文提出一种基于FPGA的PCIE DMA传输结构及其实现方法,可以利用不同的工作模式灵活应对不同的高速数据传输需求,有效地将上位处理器从数据传输工作中解放出来,具有移植性强,传输效率高,数据负荷长度灵活等特点.     

一种有效的高速数据采集方式

随着电子技术的发展,在智能化系统中要求传送的数据量愈来愈大,速度愈来愈快,所以设计性能优良的高速数据采集电路一直是电子设计中的一个关键技术。给出了利用FPGA实现DMA方式的高速数据采集电路的设计思想,工作原理和实施方案。把FPGA用作DMA控制器、采集控制器和总线控制器。该设计有效地解决了单片机应用领域中速度较慢的CPU和高速的A/D转换器之间的速度配合问题,具有电路设计简单、可靠性高、传输速度快等特点,而且特别适用于采集大量数据的情况。时序仿真和实际应用都证明了设计的正确性,从而解决了在单片机系统中较难解决的问题。     

基于FPGA的高速实时数据采集系统设计

设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能.系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储.这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度.系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能.     

基于FPGA的高速数据采集存储系统的设计

结合数据采集在航天遥测中的应用,介绍了基于FPGA的高速数据采集存储系统的设计方法。给出了硬件原理框图及软件时序图,并阐述了其工作原理。介绍了该系统的可靠性结构设计。通过实践证明此系统采编存储效果良好,值得推广。     

基于FPGA的高速数据采集系统的设计与实现

高速数据采集系统主要由AD、FPGA和DSP组成。该系统的采样精度为12 bit,采样率为100 MSPS。首先介绍了系统中AD部分的两种前端调理电路的设计与实现,并作了对比,然后介绍了AD的时钟电路,说明了基于Verilog的FPGA程序设计过程。通过调试优化后可以在DSP中稳定、纹波较小地读到AD量化后的数据。     

PCI数据采集卡的DMA和中断实现

介绍了一种基于PCI总线的数据采集卡的硬件平台,阐述了PCI9054芯片的DMA数据传输的工作原理和中断机制。介绍了WinDriver驱动开发工具,分析了WinDriver中的主要API函数和相关函数的初始化参数设置。利用WinDriver工具,在windows2000系统下实现设备的驱动程序开发,完成DMA传输和设备中断的功能。     

基于ARM和FPGA的高速高空数据采集系统的实现

论述一种基于ARM与FPGA的高速高空实验数据采集系统的实现.其ARM芯片采用Samsumg公司的S3C2410,FPGA采用Altera公司Stratix Ⅱ系列的EP2S15器件.ARM通过接受地面指令控制实验运行,触发后通过FPGA采集实验目标数据并传回地面.介绍了系统的硬件结构和接口设计,并着重讨论了软件系统的设计与实现,在高速高空数据采集系统的设计与实现上,体现出了新颖的构建方法.     

基于FPGA的PCIe总线DMA传输的设计与实现

串行的PCIe接口是第3代I/O互连标准,具有高速率和高带宽等特点,克服了传统PCI总线在系统带宽、传输速度等方面的固有缺陷,具有很好的应用前景。使用FPGA来设计基于PCIe总线的数据传输,可以降低硬件的设计成本,提高硬件集成度的同时还能利用FPGA的可编程特性提高设计的灵活性与适应性。在对PCIe总线、FPGA内嵌PCIe硬核结构以及PCIe传输报文进行简要概述的基础上,提出了一种在FPGA内嵌PCIe硬核的基础上实现DMA传输的解决方案,较为详细地阐述了设计方案,对设计进行了评估与分析,并给出了传输带宽的测试结果。     

基于USB的DMA方式实现CCD高速数据采集

提出一种CCD用于通用串行总线(USB)高速数据采集系统设计的新方法。通过对USB及其DMA传输方式分析,采用无外部缓冲区的结构实现数据的高速传输．具有精度高、结构简单、方便易行等优点。详细描述了硬件、固件、驱动程序及应用程序的设计情况。实验证明,该系统可实现CCD的高速高精度数值量化及数据传输。