共查询到16条相似文献,搜索用时 93 毫秒
1.
2.
3.
4.
5.
6.
8.
本文利用附面层模型,研究了亚性米Si外延生长中,生长速率随时间的变化规律,分析不同不的硅源及不同的生长条件对其的影响。 相似文献
10.
随着大规模和超大规模集成电路特征尺寸向亚微米、深亚微米发展,下一代集成电路对硅片的表面晶体完整性和电学性能提出了更高的要求.与含有高密度晶体原生缺陷的硅抛光片相比,硅外延片一般能满足这些要求.该文报道了应用于先进集成电路的150mmP/P+CMOS硅外延片研究进展.在PE2061硅外延炉上进行了P/P+硅外延生长.外延片特征参数,如外延层厚度、电阻率均匀性,过渡区宽度及少子产生寿命进行了详细表征.研究表明:150mmP/P+CMOS硅外延片能够满足先进集成电路对材料更高要求, 相似文献
11.
12.
随着大规模和超大规模集成电路特征尺寸向亚微米、深亚微米发展,下一代集成电路对硅片的表面晶体完整性和电学性能提出了更高的要求.与含有高密度晶体原生缺陷的硅抛光片相比,硅外延片一般能满足这些要求.该文报道了应用于先进集成电路的150mm P/P+CMOS硅外延片研究进展.在PE2061硅外延炉上进行了P/P+硅外延生长.外延片特征参数,如外延层厚度、电阻率均匀性,过渡区宽度及少子产生寿命进行了详细表征.研究表明:150mm P/P+CMOS硅外延片能够满足先进集成电路对材料更高要求, 相似文献
13.
14.
8英寸(1英寸=2.54 cm)薄层硅外延片的不均匀性是制约晶圆芯片良率水平的瓶颈之一.研究了硅外延工艺过程中影响薄外延层厚度和电阻率均匀性的关键因素,在保证不均匀性小于3%的前提下,外延层厚度和电阻率形成中间低、边缘略高的“碗状”分布可有效提高晶圆的良率水平.通过调整生长温度和氢气体积流量可实现外延层厚度的“碗状”分布,但调整温区幅度不得超过滑移线的温度门槛值.通过提高边缘温度来提高边缘10 mm和6 mm的电阻率,同时提高生长速率以提高边缘3 mm的电阻率,获得外延层电阻率的“碗状”分布,8英寸薄层硅外延片的的边缘离散现象得到明显改善,产品良率也有由原来的94%提升至98.5%,进一步提升了8英寸薄层硅外延片产业化良率水平. 相似文献
15.
16.
重点探究了直径200 mm超厚层硅片滑移线的影响因素以及控制方法。使用平板硅外延炉加工超厚层外延片,并使用颗粒测试仪SP1和光学干涉显微镜表征滑移线。从热应力是滑移线的主要成因出发,通过对衬底和基座背面凹槽的设计以及升温曲线的控制这三个方面改善了滑移线。结果表明,随着衬底倒角背面幅长和基座背面凹槽深度的增加,外延片的滑移线长度均呈现先减小后增大的趋势。衬底倒角最佳背面幅长为500μm,基座背面凹槽的最佳深度为0.80 mm。同时,在873 K下恒温3 min的升温工艺可以减少厚层硅外延片的滑移线。 相似文献