共查询到20条相似文献,搜索用时 46 毫秒
1.
提出了一种基于遗传算法的多目标优化高层次综合方法。该方法在时间和面积约束下,通过高层次调度和模块分配,对可测性和功耗问题进行研究。给出一种可同时进行调度和模分配的编码方法,并设计了相应的遗传算子,避免了进化过程中不可行解的产生。实验证明了该方法在可测性改善和功耗优化方面的有效性。 相似文献
2.
3.
提出了一种基于加权相容图的资源分配算法——WCGRAA,给出了一个与可测性和互连造价相关的权值公式,并运用一种改进的加权团划分算法对加权相容图进行处理,从而实现了在资源分配过程中兼顾电路可测性和互连造价的可能。实验结果表明该文所提出的资源分配算法对电路的可测性和互连造价两方面都有所改善。 相似文献
4.
《计算机应用与软件》2013,(5)
提出一种基于多目标遗传算法的高层次测试综合方法。该方法在面积和时间的约束下,在高层次调度和单元分配过程中完成电路的可测性设计。通过约束条件的转换和新式的杂交算子来避免无效染色体的产生,改善了遗传算法中解的质量和收敛速度。实验结果表明了该方法的有效性。 相似文献
5.
提出一种基于加权相容图的可测性寄存器分配模型,给出一个基于可测寄存器分配准则的相容图边的权值公式,并运用改进的加权团划分算法对加权相容图进行处理,从而实现了在寄存器分配过程中同时考虑4个可测性准则,达到提高设计可测性的目的.实验结果表明了算法在可测性方面的有效性. 相似文献
6.
提出一种基于遗传算法的高层次测试综合方法,在进行各种资源分配的过程中同时考虑可测性问题。该方法主要的特点在于提出了一种新颖的染色体编码方法,并设计了相应的遗传操作,避免了在进化过程中不可行解的产生。实验结果表明了算法在可测性方面的有效性。 相似文献
7.
本文主要阐述用Synopsys公司的逻辑综合工具DC和扫描链插入工具DFT compiler对MAC控制器进行逻辑综合和可测性设计,采用全扫描设计方式成功插入2条扫描链,达到99.96%的高测试覆盖率。 相似文献
8.
针对在高层次综合(HLS)过程中性能提升、功耗降低困难等问题,提出了一种面向高层次综合的自定义指令自动识别方法。在高层次综合过程之前实现对自定义指令的枚举和选择,从而为高层次综合提供通用的自定义指令识别方法。首先,将高层次源代码转换为控制数据流图(CDFG),实现了对源代码的预处理;其次,基于控制数据流图内的数据流图(DFG),采用子图枚举算法以自底而上的方式枚举出所有连通凸子图,有效提高了用户可灵活修改约束条件的能力;然后,分别从面积、性能和代码量三个角度考虑,利用子图选择算法选择部分最佳子图作为最终的自定义指令;最后,用所选的自定义指令重新生成新代码作为高层次综合工具的输入。与传统高层次综合相比,采用基于出现频率的模式选择可平均减少19.1%的面积,采用基于关键路径的子图选择可平均减少22.3%的时延。此外,与TD算法相比,所提算法的枚举效率平均提升70.8%。实验结果表明,自定义指令自动识别方法使高层次综合在电路设计中能够显著地提升性能,减少面积和代码量。 相似文献
9.
数字系统的高层次综合 总被引:3,自引:0,他引:3
数字系统高层次综合是指从抽象的行为特性描述到寄存器传输级结构描述的转换。它是一种实用的、有效的数字系统设计方法。本文介绍数字系统的表示,并概括叙述高层次综合的主要任务、高层次综合技术的发展和现状以及存在的一些问题。 相似文献
10.
图计算已成为大数据处理领域的主流应用, 采用特定硬件加速可以显著提高图计算的性能和能效.众所周知, 硬件代码的编写和验证十分耗时, 尽管通用高层次综合(high level synthesis, HLS)系统允许用户使用高级语言(如C语言)特性自动生成硬件结构, 但是对于图计算这种不规则算法, 其仍缺乏有效的并行性和访存技术支撑, 存在综合效果不理想、效率不高等突出问题.提出一种面向图计算的高效HLS方法, 结合图算法嵌套循环、随机访存、数据冲突以及幂律分布等特性, 采用数据流架构实现高效的并行流水线, 保证处理单元的负载均衡.通过提供的编程原语, 提出的方法可将通用图算法转化为模块化的数据流中间表示形式, 进而映射到参数化的硬件模板.在Xilinx Virtex UltraScale+XCVU9P的实现验证了方法的正确性, 不同类型的图算法在多个数据集上的实验结果表明, 相比国际上通用的Spatial HLS系统, 提出的方法可达到7.9~30.6倍的性能提升. 相似文献
11.
为了有效地进行算法行为描述到寄存器传输级结构描述的转换,提出一种同时考虑功能单元功耗、互连功耗和电压转换功耗的模型和基于网络流的低功耗设计方法.首先对给定的数据流图进行单电压高层次综合,然后对单电压综合结果迭代地进行多电压调整;提取每次迭代时需要调整的网络流子图,对该子图运行最小费用最大流增量算法.该方法充分利用前面迭代中得到的优化解,避免了对整个网络流的重复计算.实验结果表明,文中方法在互连功耗、电压转换功耗和总功耗等方面均有较大优化. 相似文献
12.
13.
高层次综合中面向功耗优化的方法与技术 总被引:4,自引:0,他引:4
介绍了高层次综合阶段面向电路功耗的主要优化方法及其研究进展.集成电路设计制造工艺的持续发展使得电路功耗逐步超越了原有的面积、时延等指标,一举成为设计的主导因素.研究表明:集成电路设计层次越高,对电路功耗的优化潜力也就越大,这就要求设计人员在高层次综合阶段即开始考虑对功耗进行有效的降低和优化.对本领域具有代表性的算法进行了系统的描述,并且对这些算法的基本思路进行了相应的分析和总结. 相似文献
14.
15.
16.
本文介绍了一种实现一卡多发的新型智能卡UCard及其体系结构。针对UCard现有固定存储空间分配存在资源浪费等不足,提出了一种按需存储空间分配方法,并且该方法通过对高位地址总线的约束实现了不同大小COS之间的物理隔离。然后在引入动态地址控制器的基础上,给出了基于按需存储空间分配的UCard底层调度模块的一种实现方式。最后利用有限状态机对UCard底层调度模块装载、调度、卸载COS的过程进行了形式化描述。 相似文献
17.
高层综合从高级编程语言对系统的行为描述出发,把系统中的计算转移到可重构的硬件中,以加速系统运行。高层综合中生成有效的内存子系统尤为重要,特别是对于数据密集型的计算。分析了现阶段FPGA高层综合技术及其内存子系统,把生成的内存子系统从体系上分为三类:DSP型体系、以CPU为核心的体系以及基于可重构内存功能单元的体系。结合实例介绍了各体系的特点,然后按照高层综合过程中的前端和后端,分类讨论了内存子系统的优化技术。经过分析评价,指出片外与片上内存间的映射、程序的有效建模等问题仍有待解决,自动化生成内存组织体系和多模块综合是可能的研究方向。 相似文献
18.
介绍了高层次综合与布图规划相结合的基本方法与技术及其研究进展.该方法主要解决集成电路制造工艺的持续发展给集成电路电路设计所带来的2个问题:集成电路本身的集成复杂度使得集成电路的设计工作必须向更高的抽象层次前进;集成电路特征尺寸的缩小导致物理寄生效应已经在电路的时延、功耗等指标上成为主导因素,这要求在更高的抽象层次关注物理参数的影响.对本领域有代表性的算法进行了系统的描述,并且对这些算法的基本思路进行了分析和总结. 相似文献
19.
西门子PCS7系统I/O卡件级冗余的实现方法 总被引:3,自引:0,他引:3
针对SIMATIC PCS7集散型控制系统,从硬件和软件二个方面介绍了利用西门子I/O卡件的自诊断功能实现I/O卡件级的冗余。原系统改造后,故障率大大降低,保证了安全生产。 相似文献
20.
高级综合中VHDL描述向Petri网转换方法的研究 总被引:1,自引:0,他引:1
提出一种基于执行路径的Petri网生成算法,该算法提取VHDL源描述中的功能和时序信息,生成与源描述完全等价的Petri网结构.算法采用条件树结构保存条件,语句执行条件和Petri网迁移条件都依据条件树生成.生成的Petri网能够准确地保存源描述中的I/O时序信息,形成调度过程中I/O操作处理的基础.从该结构出发,能够方便地实现各种I/O模式的调度。 相似文献