一种通用GF(2m)模乘加速器的快速实现

在椭圆曲线密码体制(ECC)中,有限域GF(2m)上模乘运算是最基本的运算,加速模乘运算是提高ECC算法性能的关键。针对不同不可约多项式广泛应用的现状,提出了一种通用GF(2m)模乘加速器设计方案。该加速器通过指令调度的方式,能快捷地完成有限域上模乘运算。实现结果表明,该设计完全适用于智能卡等应用要求。     

基于VLIW的并行可配置ECC协处理器结构研究与设计

采用专用指令密码处理器的设计方法,提出了一种基于超长指令字(VLIW)的并行可配置椭圆曲线密码(ECC)协处理器结构.该协处理器结构对点加、倍点并行调度算法进行了映射,功能单元微结构采用了可重构的设计思想.整个ECC协处理器具有高度灵活性与较高运算速度的特点.能支持域宽可伸缩的GF(P)与GF(2m)有限域上的可变参数Weierstrass曲线.实验结果表明,GF(p)域上192 bit的ECC点乘运算只需要0.32ms,比其它同类芯片运算速度提高了1.1～3.5倍.     

基于高基阵列乘法器的高速模乘单元设计与实现

蒙哥马利模乘算法是最适合硬件实现的模乘算法,被应用在RSA密码和ECC密码的协处理器设计中.目前性能最高的是高基蒙哥马利模乘算法,分析了高基蒙哥马利算法的实现,提出了一种新的基于高基阵列乘法器的Montgomery模乘高速硬件实现结构,基于这种结构位长为n的比特模乘仅需要约n/w+6个时钟周期,该结构设计的电路只与最小单元有关,在硬件实现时可以大大提高频率,并提高设计的性能,可以设计高速的RSA和椭圆曲线密码大规模集成电路.     

ECC专用指令处理器软硬件协同设计

提出了一种专用指令处理器的软硬件协同设计方法,该方法可以在设计的早期阶段对处理器进行系统探索和验证.根据椭圆曲线密码算法的特点,并按照专用指令处理器的设计原则,以椭圆曲线密码运算基本操作及运算存储特性为基础,设计了超长指令字ECC专用指令处理器的指令集结构模型.根据处理器的指令集结构模型,以指令模拟器为基础,搭建了处理器的软硬件协同验证平台,从系统设计、RTL描述和FPGA硬件原型3个不同层次对处理器进行了验证.     

有限域模乘专用指令设计

针对椭圆曲线密码算法中有限域模乘运算的需求,提出其专用模乘指令。利用指令域中的组参数实现算法多组模乘运算,通过对参数进行配置,使指令支持运算长度拓展,在模乘运算单元中实现Montgomery模乘算法,并设计素域和二进制域统一的硬件流水线,以及双域乘法器单元结构。实验结果表明,该有限域模乘指令和硬件运算单元具有较高的执行效率和较好的灵活性。     

一种通用ECC协处理器的设计与实现

提出一种能同时在素数域和二进制有限域下支持任意曲线、任意域多项式的高速椭圆曲线密码体系(ECC)协处理器。该协处理器可以完成ECC中的各种基本运算,根据指令调用基本运算单元完成ECDSA及其他改进算法。支持384位以下任意长度的ECC应用,采用基于字的模乘器、操作数分离、RAM阵列等技术提高系统性能。     

通用密码处理器在FPGA中的实现

考虑密码应用中存在密码算法基本操作的多样性、使用的复杂性和安全需求等因素,讨论了一种通用密码处理器的设计方案,并在FPGA上实现了该设计的原型。原型的主要设计思想是在一个精简的64位处理器中挂上所需要的密码算法功能部件再增加相应的指令。该原型支持39条指令,除DES、AES和正规基乘法MMU外其它指令都在一个时钟周期完成。支持DES、3DES和AES算法的任意工作模式,同时支持RSA、特征P和特征2上最优正规基的ECC。     

椭圆曲线智能卡算法设计与实现

智能卡是基于公钥密码体制电子商务的关键部件。该文提出一种利用椭圆曲线密码体制(ECC)智能卡公钥方案。该论文首先讨论了ECC的数学基础,设计了基本密码算法模型,给出用于证书请求的ECC智能卡系统设计与算法实现。最后,讨论了智能卡设计中的几个安全问题。     

椭圆曲线密码算法的硬件设计与实现

本文重点介绍了椭圆曲线密码体制(ECC)的实施过程以及用到的相关算法和优化方案。文中利用大数模运算硬件实现中常用的蒙哥马利(Montgomery)算法和心缩(Systolic)算法实现了模乘运算,并在此基础上用Ver- ilog硬件描述语言实现了ECC最核心的点乘运算。     

基于SOPC的RSA密码芯片设计

为了提高RSA密码算法在密码芯片上的实现性能,基于SOPC技术设计了一款RSA密码芯片,完成了NIOS Ⅱ的软硬件协同设计.该硬件系统由处理器、存储模块和自定义指令3部分组成,其关键的模乘模块采用改进的模乘算法和交叉存取设计方案设计实现,显著提高了系统性能.整体设计在ALTERA的CYCLONEⅡ器件上进行了验证与测试,并进行了逻辑综合及布局布线.与传统的RSA密码芯片设计相比,该芯片系统灵活性高,资源占用少.     

一种安全的即时通信解决方案

针对即时通信中存在的各种安全问题,提出一种基于椭圆曲线密码体制的安全解决方案。方案使用了椭圆曲线密码体制进行密钥管理和会话密钥协商,保证客户端与服务器端,客户端与客户通信的确认性、机密性和完整性。实验结果表明,该方案具有较好的安全性和执行性能。     

会话初始协议安全认证机制的分析与改进

通过分析会话初始协议相关认证机制,指出认证中可能存在的安全威胁,如离线密钥猜测攻击和Denning-Sacco攻击。针对安全漏洞提出一种结合椭圆曲线密码的改进认证机制。安全性分析表明,改进的认证机制在提供客户端和服务器间双向认证的同时,能够完成会话密钥传递,确保认证的时效性,有效抵御离线密钥猜测攻击和Denning-Sacco攻击。     

基于现场可编程门阵列的RISC处理器设计

基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方法解决流水线相关性问题,并实现CPU的算术逻辑单元、控制单元、指令cache等关键模块设计。验证结果表明,该嵌入式RISC CPU的速度和稳定性均达到设计要求。     

基于信誉模型的WSN密钥管理方案

针对无线传感器网络（WSN）的安全问题,结合椭圆曲线密码体制,提出一种基于信誉模型的WSN密钥管理方案。依据Beta分布建立节点信誉模型,采用分布式技术使方案支持节点的移动和密钥的动态管理,以避免分组密钥管理中的单点失效现象。分析结果表明,与E—G和IBC方案相比,该方案不仅能抵御外部节点的攻击,而且能防止内部节点的恶意行为。在保证网络安全的同时,还能提高网络抗毁性和节点连接概率,降低存储与通信开销。     

一种新的Word电子文档完整性保护方案

针对现有Word（.doc）电子文档缺乏完整性保护,以及现有电子文档签章软件采用数字水印嵌入印章图片的方法存在安全缺陷的情况,提出了一种基于椭圆曲线数字签名算法的电子签章系统方案;在Word二次开发接口上,利用控件技术创建Word编辑器中间件,实现对电子文档进行数字签名及认证的完整性保护。对比分析与实验表明,该方案具有较高的安全性,且在高效性和易操作性方面优于现有签章系统。     

一种LTE下行链路信号检测算法

研究一种适用于长期演进(LTE)系统下行信号的检测算法,并提出其实现架构。该算法使用统一结构对LTE系统下行各种传输模式的发送信号进行处理,以实现MRC、ZF和MMSE检测,在节省终端硬件开销的同时,简化在不同传输模式之间切换的软件控制,既能为LTE终端芯片设计提供低复杂度的接收机实现方案,也能为用户在使用LTE终端时节省更多的电力资源。仿真实验结果表明,该算法的综合性能优于传统MRC、ZF和MMSE检测算法。     

16kHz高精度交流信号源的设计与实现

本文介绍了一种高精度模拟正弦信号源的设计与实现,采用NiosⅡ嵌入式处理器控制来产生高精度的交流信号,它被用作模拟飞行校准装置的信号源。该信号源由FPGA、DA数模转换器、差分运放、低通滤波等模块组成。主要采用NiosⅡ嵌入武处理器和直接数字频率合成（DDS）、PLL、D／A及差分放大等技术,设计出频率分辨率小于5Hz...     

基于FPGA与DSP的数字下变频技术实现

本文通过FPGA器件与DSP器件协同工作的模式来实现数字下变频（DDC）,完成了工程实现,给出了在特定输入信号下的DDC输出结果。在设计初期阶段,利用Matlab设计系统整体方案并完成模块划分,还对模块建模及优化。FPGA器件采用Xilinx公司Spartan-3ADSP系列的XC3SD3400A,而DSP器件则采用TI公司的TMS320C6416T。     

基于嵌入式CPU的加解密子系统

针对信息安全等级和应用场合变化时IP级复用的片上系统(SoC)集成验证效率低的问题,提出一种基于嵌入式CPU的加解密子系统。子系统包括RSA,DES,AES等多种加解密模块,通过硬件上的参数配置,构造满足不同信息安全应用和等级的子系统;采用低功耗高性能的嵌入式CPU,作为SoC中主CPU的协处理器,控制各加解密模块的工作,可减少对主CPU的访问,以降低功耗。将经过验证的加解密子系统作为整体集成到SoC中,实现子系统复用,可减少SoC设计和集成工作量,降低SoC验证难度;利用门控时钟技术,根据各加解密模块的工作状态管理时钟,从而降低加解密子系统的功耗。采用CKSoC设计集成方法,在SoC集成工具平台上可快速集成不同配置下的基于嵌入式CPU的加解密子系统。实验结果表明,构造子系统后的SoC设计和验证工作量明显减少,提高了工作效率。     

面向WTAs的VHR双臂避碰操控算法

针对虚拟仿人机器人（VHR）处理工作空间多目标区域（WTAs）避碰操控问题,先基于齐次变换矩阵和链式相乘法则,建立了VHR双臂机理正向运动学模型,进而推导了两种求解VHR双臂逆运动学的公式（DLS-SVD法和基于链式解耦的解析法）;其次,建立了WTAs的数学模型,并以WTAs位姿为操控目标,提出了融合正向和逆向运动学及其双向快速搜索随机树算法的VHR双臂避碰操控算法;最后,通过三维仿真建立VHR虚拟样机,验证了提出算法的正确性和有效性。