共查询到18条相似文献,搜索用时 78 毫秒
1.
2.
4.
5.
本文对参变信道下分集接收AGC设置的目的、功能原理、实现方法以及设计要求等,作了详细分析.并且指出单通道AGC和分集接收AGC相同点与不同点. 相似文献
6.
对多径IR-UWB信号的Rake接收技术原理和结构进行了详细分析。在此基础上仿真了不同Rake接收机的性能,包括部分Rake和选择性Rake,以及具有不同叉指的Rake接收机的性能。仿真结果表明在具有相同叉指条件下,选择性Rake接收机比部分Rake接收机的性能高出3dB。而在相同接收原理下,叉指越多,接收机的性能越好。而2路选择性Rake接收机和5路部分Rake接收机在较低信噪比的情况下,性能并无很大差别。 相似文献
7.
由于移动环境的复杂性,无线信号在发送传输和接收过程中有很明显的衰落现象。通过分集接收技术在移动通信特别是第三代移动通信中的应用,介绍了传统Rake接收机和WCDMA中采用的典型Rake接收机的工作原理和结构框图。多径信号的每路信号都可能含有可以利用的信息,所以接收机可以通过接收多路信号来改善信噪比。Rake接收机算法就是通过多个相关接收器接收多径信号中各路信号,并把他们合并在一起,以此为原理基础的。 相似文献
8.
基于IEEE802.15.3a室内超宽带多径信道模型,采用二进制相移键控(BPSK)调制方式时,选用最大比合并(MRC)方式的Rake接收机的超宽带通信系统的性能进行了仿真,得出了最佳的合并叉指数目. 相似文献
9.
介绍频率分集雷达接收机的设计原理,分析了频率分集增益与通道数的以及频率分集对检测性能的改善,阐述了与频率分集相关的硬件设计问题。最后给出试飞的结果。 相似文献
10.
本文介绍了某接收机采用多路信号传输(分集合成)提高信噪比的原理,以及利用DSP单片机的实现方法。文中较详细地给出了分集接收的硬件设计。 相似文献
11.
本文首先介绍了DS-SS系统的基本原理,为了克服多重路径衰落DS-SS系统中采用了Rake接收机,本文进一步介绍了Rake接收机的设计原理,最后通过MATLAB仿真了Rake接收机的信道估算结果和其性能. 相似文献
12.
13.
超宽带信号在无线信道中传播会产生严重的衰落和多径干扰等问题,而在抗多径干扰方面采用Rake接收机的方式是一种行之有效的手段.利用IEEE802.15.3a标准信道模型,采用TH-PPM调制方式对信道冲激响应的特性进行了分析,并对标准信道模型下的A-Rake,P-Rake和S-Rake三种接收机模型在不同的支路下的BER进行了对比分析.从仿真结果可以得出A-Rake为理想接收机性能最佳,相同支路下S-Rake接收机的性能要优于P-Rake接收机,但是随着支路数的增加两者的性能差距也越来越小. 相似文献
14.
直接序列扩频超宽带(DS-UWB,directed.spread.spectrum ultra wide band)系统采用窄脉冲和扩频技术进行通信,由于带宽很宽,有可能与同频段窄带系统共存。当存在窄带干扰时,最优接收机为采用MMSE准则的Rake接收机,而不存在窄带干扰时,MRC合并算法Rake接收机为最优接收机。由... 相似文献
15.
给出了DS-CDMA(直接序列扩频-码分多址)系统中的接收信号模型,在对时域处理和传统Rake接收机分析的基础上,阐述了智能天线和Rake接收机相结合的2-D Rake接收机的概念和原理,并对两种接收机的输出信噪比进行了比较,结果表明在CDMA系统中采用时空信号综合处理的2-D Rake接收机容量和性能将有大幅提高. 相似文献
16.
设计了一种在室内可见光MIMO通信系统(MIMO-VLC)中使用具有两个不同视场角(FOV)的光电二极管(PD)的角度分集光接收机(2FOV-ADR),其兼具两个不同视场角的接收机(2-FOV)和传统角度分集接收机(ADR)的优点,实现了更优的接收性能。对将LED灯用作数据发射器的典型室内可见光通信场景进行仿真,结果表明,2FOV-ADR均衡器输出端的最小信噪比(minSNR)要高于2-FOV接收机和传统ADR,实现了室内97%的位置的minSNR在45 dB以上,相比于前两种接收机,这一比例分别提高了96%和32%。最后,对使用非对称限幅光正交频分复用(ACO-OFDM)作为调制方案的系统,计算总误码率(BER),给出了迫零和最小均方误差均衡器的结果。结果表明,对于所考虑的室内位置,2FOV-ADR都具有最低的误码率。 相似文献
17.
18.
In this paper, we address the issues of designing lowpower VLSI implementation of the Code DivisionMultiple Access (CDMA) receiver. Among all the digitalfunctional blocks of a CDMA receiver, the RAKEreceiver and the Viterbi decoder are the mostcomputational intensive and hence consume most of thepower. In this work, we propose new VLSI architecturesfor these two functional blocks which consumesignificantly lower power. In particular, were-organize the structure of the pilot-aided RAKEdemodulator to reduce the operational frequency of thearithmetic components and we propose a newAdd-Compare-Select (ACS) architecture for the Viterbidecoder which can reduce the complexity of thecomputation. Also a novel pre-computationalarchitecture is proposed to further reduce the powerconsumption of the ACS unit. Experimental results showsignificant reduction in power consumption. 相似文献