基于CostarⅡ的异构多核DSP设计与实现

基于CostarⅡ DSP内核设计并实现了一种高性能的嵌入式异构多核DSP.该设计集成了四个DSP内核和一个RISC处理器内核;每个内核均拥有自己的私有存储器;所有内核共享具有多体并行存储结构的数据存储器;四个DSP内核使用可配置的共享程序存储器;各内核之间拥有邮箱、信号量及中断等多种同步与通信机制.为了验证该设计,在该系统上测试了JPEG解码算法,并通过了FPGA验证.测试结果表明,该设计具有编程模式简洁,易于提高任务执行的并行度的优点.     

一种适应多核处理器核间通信机制的设计

随着单芯片上集成处理器内核数量的增加,在支持多核处理器的应用程序方面,核间通信变得更加重要.通过分析多核运行任务特点,根据处理核上运行任务功能的不同,将处理核分成两类:控制核和计算核.根据对核的分类,提出了一种新的核间通信模型,该模型提供了三种不同的通信通道.运用这三条通道,把应用程序的I/O部分从计算核迁移到控制核来...     

基于统计分析的SoC定点硬件加速器字长设计

在由通用RISC处理器核和附加定点硬件加速器构成的定点SoC(System-on-Chip)芯片体系架构基础上,提出了一种新颖的基于统计分析的定点硬件加速器字长设计方法。该方法利用统计参数在数学层面上求解计算出满足不同信噪比要求下的最小字长,能有效地降低芯片面积、功耗和制作成本,从而在没有DSP协处理器的低成本RISC处理器核SoC芯片上运行高计算复杂度应用。     

基于TMS320DM642的Flash在系统编程方法

嵌入式DSP系统在独立运行时需要把用户代码从外部Flash中加载到系统RAM运行,包括了Flash的编程及上电加载两项技术,是DSP系统开发中的重点和难点。本文采用一种在系统编程方法对Flash编程,巧妙地利用JTAG仿真器实现系统在线调试及编程,无需进行COFF到HEX的数据格式转换。     

一种16位定点式DSP核的设计及Modelsim仿真验证

为提高DSP的工作效率,设计了一种4级流水线的16位定点式DSP核.分别从系统及关键模块设计两个方面,介绍了DSP核的具体设计方法,着重分析了流水线的实现方案及DSP核的指令流与数据流,给出了DSP核的完整设计方案.最后给出DSP核支持的指令集,并基于Modelsim仿真环境对指令集进行验证.结果表明,该DSP核能够正确执行各条指令,最高时钟频率为12.5MHz,可在单个机器周期内完成高速运算.     

基于TMS320C5400平台的μC/OS-Ⅱ的研究

为了缩短DSP应用程序开发的时间、增DSP软件的模块化以及更充分地利用DSP计算能力，有必要将RTOS引入到DSP应用程序的开发中。本文分析引入RTOS的作用和优势，在TIC5400DSK平台上移植了μC／OS-Ⅱ，试探性地利用语音编解码应用作为实例讨论其实现细节，并通过具体实验把基于RTOS的开发方法与传统编程方法进行了比较。     

达芬奇异构多核处理器核间通信技术研究

针对目前通用的达芬奇异构多核处理器,研究了其ARM核、DSP核以及视频协处理器之间的通信与协作机制.在分析多核处理器核间通信原理的基础上,研究了TMS320DM816x系列达芬奇异构多核处理器的核间通信技术,详细阐述片上核间互联结构与核间通信软件的实现.最后基于SysLink底层通信模块设计了多路高清音视频应用系统,对核间通信进行验证.系统可充分发挥各处理核的性能,实现了各核间的高效协作.     

基于TMS320C5400平台的μC/OS-II的研究

为了缩短 DSP应用程序开发的时间、增强 DSP软件的模块化以及更充分地利用 DSP计算能力 ,有必要将RTOS引入到 DSP应用程序的开发中。本文分析引入 RTO S的作用和优势 ,在 TI C5 40 0 DSK平台上移植了μC/OS-II,试探性地利用语音编解码应用作为实例讨论其实现细节 ,并通过具体实验把基于 RTOS的开发方法与传统编程方法进行了比较。     

实现TMS320C6X1X HPI启动模式

TMS320C6X1X系列的DSPs提供了几种不同的启动模式,对于上位机+DSP方式的系统,上位机可以通过HPI接口加载并启动DSP。给出了一种通过HPI接口直接加载DSP可执行文件方法,此方法不需要利用转换工具和自编程序工具对COFF格式的可执行文件进行转换、不需要根据不同的DSP应用程序编写不同的命令文件以及加载程序,直接加载COFF格式的文件。经过实际测试,此种方法简单有效、通用性强、可以节省大量开发时间,具有很好的实用价值。     

一种适应多核处理器核间通信机制的设计

随着单芯片上集成处理器内核数量的增加,在支持多核处理器的应用程序方面,核间通信变得更加重要。通过分析多核运行任务特点,根据处理核上运行任务功能的不同,将处理核分成两类：控制核和计算核。根据对核的分类,提出了一种新的核间通信模型,该模型提供了三种不同的通信通道。运用这三条通道,把应用程序的I/O部分从计算核迁移到控制核来提高多核的利用率,实验结果表明该方式有效提高核间协作以及核间通信的效率,提升处理器的利用率。     

多核DSP编程技术研究

数字信号处理器（DSP）是对数字信号进行高速实时处理的专用处理器。当前,基于单核结构的嵌入式处理器越来越不能满足日益增长的数据处理应用方面的要求,单纯的增加单个处理器的处理速度更会带来难以接受的能耗。多核嵌入式结构已成为解决这一问题的有效途径,也使整个系统只用DSP搭建成为可能,但同时也为如何开发充分利用多核结构的应用...     

数字信号处理及DSP芯片的发展前景

简要介绍了DSP的设计流程及其实现方法,着重介绍了DSPs芯片结构特点、运算速度、应用与市场,并展望了DSPs芯片的发展前景。     

Enabling multimedia applications in 2.5G and 3G wireless terminals through a combined RISC/DSP architecture: OMAP

This paper describes how multimedia applications will be enabled in 2.5 and 3G wireless terminals thanks to the efficiency of the DSP core embedded in the TI OMAP platform. OMAP H/W architecture will be described with an emphasis on how multimedia applications (video, audio, speech) will benefit from this advanced architecture. The advantages provided by a combined RISC/DSP architecture, compared to a single RISC architecture, for multimedia mobile applications will be depicted.     

移位技术在交流采样计算中的应用研究

DSP在国内的应用已经越来越广泛 ,DSP是哈佛结构 ,硬件功能比冯·诺依曼结构的单片机强大 ,在 DSP上进行交流采样的数据计算时 ,采用传统的算法已不能充分发挥 DSP的优势。本文以 ADSP2 1xx系列 DSP为基础 ,提出了在电力系统交流采样计算中 ,适合于在 DSP上运行的新的开平方算法。该方法程序非常简洁易懂 ,避免了耗时的除法运算 ,不需要进行数据的规格化和非规格化处理 ,速度快 ,精度高 ,容易根据实际情况灵活控制计算时间。同时还提出了一种适合于 DSP上运行的快速位翻转计算方法。     

RISC与DSP的结构比较及在嵌入式应用中的方案选择

嵌入式系统是计算机新的应用领域。在嵌入式应用中，ＲＩＳＣ处理器已经完全取代了ＣＩＳＣ处理器。目前ＤＳＰ产品也开始在嵌入式应用中得到了使用。本文对比了ＲＩＳＣ和ＤＳＰ的结构特点，并对它们在嵌入式应用中的方案进行了比较，给出了择优标准．     

DSP中基于指令并行和任务并行的DMA接口设计

在面向多媒体数据流的计算密集型的应用中，不仅要求DSP(数字信号处理器)有非常强大的数据处理能力，还要求其具有高速的数据输入、输出接口带宽。本文在传统DSP常用的增强型哈佛结构的基础上，提出一种DSP处理器DMA接口结构的设计方案．实现了基于指令并行和任务并行的DMA并行传输模式。通过6个常用的DSP算法程序实验验证．在片上存储器使用单口RAM的前提下，指令中带有片上Memory访存操作的指令占总指令的42．2％-94．3％时．这种方法设计的。DMA接口能够在DSP零开销的情况下，完成必要的数据传输。而且能够实现对Host处理器程序员透明的。DMA数据传输操作．有效地提高了DSP系统的性能。     

在OpenRISC中实现CRC32并行计算

随着RISC CPU/DSP处理速度的提高,使得使用微码程序来实现原来只有用ASIC才能实现的高速通信链路上的数据适配和处理成为可能.该文介绍了一个开源的RISC处理器体系结构,并为了使之适用于通信处理,在其中增加了一个CRC32的并行计算单元,用以支持用微码指令计算CRC,并行计算宽度为32 bits.对所提的CRC32并行计算方法进行了详细阐述.     

Parallel implementation of the fast Fourier transform on twoTMS320C25 digital signal processors

The author used two fixed-point TMS320C25 digital signal processors (DSPs) to implement in parallel the FFT. The significance of this multiprocessing system is: (1) the number of times block data transfer occurs between these two DSPs is minimum, (2) each DSP can independently perform the same FFT routine with different data set, and (3) the total computational load is nearly equally distributed to two DSPs. The speedup of this system over a single sequential processor is close to two