基于CPLD的简易数字频率计的设计

CPLD器件的出现给现代电子设计带来了极大的方便和灵活性,使复杂的数字电子系统设计变为芯片级设计,同时还可以很方便地对设计进行在线修改。首先介绍了频率计的测频原理,然后利用CPLD芯片进行测频计数,从而实现了简易数字频率计的设计。此频率计的设计采用基于VHDL的＂Top-Down＂（自上而下）的设计方法,从系统总体要求出发,自上而下地逐步将设计内容细化,最后完成系统硬件的整体设计。所设计的电路在GW48系列SoPC/EDA实验箱上通过硬件仿真,下载到目标器件上运行,能够满足实际测量频率的要求。     

基于FPGA芯片的数字频率计设计

介绍了一种利用EDA技术设计的数字频率计。目前流行的EDA软件平台是美国Altera公司的Max＋P1usⅡ可编程逻辑器件开发系统。本文采用自顶向下的设计方法，对数字频率计的核心——十进制计数器和测频控制信号发生器进行设计，其特点是将数字频率计的电路集成在一块大规模可编程逻辑器件（FPGA）芯片上。该方法改变了以往数字电路小规模多器件组合的设计，而且设计周期短，内部电路模块具有可移植等特点。与用其他方法做成的频率计相比，其体积更小、性能更可靠。     

基于EDA技术的数字系统设计

介绍了EDA（电子设计自动化）技术的发展过程和基本特征,然后以EDA技术作为开发手段,基于硬件描述语言VHDL,以可编程逻辑器件CPLD为核心,实现了一个数字系统的设计。结果表明使用EDA技术进行数字系统设计可以大大地简化硬件电路的结构,具有可靠性高,灵活性强等特点。     

数字式抢答器的设计与实现

介绍一种数字式抢答器的设计方案,其电路结构简单,单元电路通过原理图设计,由VHDL语言设计完成,利用EDA(电子设计自动化)工具软件编译仿真验证,并利用CPLD(复杂可编程逻辑器件)实现系统功能,非常适用于多种竞赛场合.     

基于EDA技术的数字频率计的设计

选用Altera公司的可编程逻辑器件EPF10K10LC84-4作为硬件电路.依据EDA技术的设计思想,运用VHDL硬件描述语言和Max+PlusⅡ软件,针对数字频率计的工作原理,对其各个部分进行编程.该设计结构清晰,避免了用原理图设计引起的毛刺现象.实验证明,该设计具有一定的可行性和参考价值.     

以CPLD实现的信号产生及频率测量系统

CPLD在现代电子产品设计中发挥着重要的作用，介绍了一个在这种器件上设计和实现了的具有信号产生和频率测量功能的复杂电路，主要说明了电路的结构、原理和性能指标，用该电路能很方便地设计信号发生器和频率计。     

基于CPLD的可编程数字频率计的设计

采用美国Iattice公司生产的在系统可编程（ISP）大规模集成逻辑器件（CPLD）ispLSI 1032芯片实现可编程数字频率计的设计，其设计方法简便，高效，无风险，且能提高系统的可靠性及灵活性。     

基于CPLD的数字语音通信中复分接的设计

介绍了在数字语音通信中,利用在系统可编程技术和复杂可编程逻辑器件CPLD,实现数字语音的复接和分接;对干其中的单稳态电路的数字化和数字锁相环提取位同步信号也进行了详细的设计说明。     

新型ISP通用数字电路实验系统的原理与设计

本文介绍了深圳大学EDA技术中心采用国际上先进的ISP－CPLD（In－SystemProgrammable-ComplexProgrammableLogicDevice，在线可编程的复杂逻辑器件）技术设计和研制的新型通用数字电路实验系统的原理和结构，讨论了其应用方法和功能特点，分析了采用HDL语言进行逻辑设计和由CPLD现场定义数字逻辑的基本过程。     

基于CPLD和DSP的雷达信号数字采集接口模块设计

介绍了一种采用CPLD复杂可编程逻辑器件M4A5-128／64和DSP数字信号处理器TMS320VC5402实现的雷达信号数字采集接口模块,对所用主要器件的功能和特性进行了简要说明;讨论了雷达触发信号、船首信号的电平变换电路及视频信号的A／D变换电路,并重点讨论了实现雷达信号数字采集接口设计中CPLD逻辑设计和DSP软件设计。     

基于VHDL语言设计数字频率计

文中运用VHDL语言，采用Top To Down的方法。实现8位数字频率计，并利用Isp Expert集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中。经实际电路测试，该系统系统性能可靠．     

基于VHDL语言的数字频率计的设计

文章介绍了用EDA技术作为开发手段，实现数字频率计的设计。系统基于VHDL语言，以CPLD为核心，具有体积小、可靠性高、灵活性强等特点。     

基于CPLD的脉冲计数器设计

介绍了用CPLD HDL的EDA技术作为开发手段,实现对16通道脉冲信号计数的脉冲计数器的设计。该方法具有设计周期短,内部电路模块可移植的特点,解决了以往数字电路小规模多器件组合的设计瓶颈,经实际电路测试,该系统性能可靠。     

数字频率计的VHDL程序设计

介绍了VHDL语言在数字频率计中的具体应用,给出了仿真波形,说明了实现电子电路的自动化设计（EDA）过程和EDA技术在现代数字系统的重要地位及作用。     

基于EDA技术的数字电路设计

EDA技术的一个重要特征,就是使用计算机、硬件描述语言、可编程逻辑器件采完成数字系统的设计,此技术已得到电子设计者的广泛采用。用EDA技术设计数字电子系统,具有设计快速、调试方便、研制周期短、系统可靠性高等优点。文中介绍基于EDA技术设计数字频率计的一种方案,给出了频率计的结构图和部分仿真结果。仿真结果表明该系统的设计方案正确。     

船载卫通站伺服驱动器告警系统优化方案

优化方案通过以"技防"手段取代"人防",极大地提高了伺服驱动器状态监视的实时性和准确性。结合工程实际分析了信号流程,论证了可行性,合理设计了系统构架,采用EDA技术,以XC95108型复杂可编程逻辑器件(CPLD)为核心硬件电路,辅以外围输入输出设备,在ISE6.0开发环境中运用VHDL硬件描述语言对CPLD进行编程以使其实现设计功能,经过Modulsim平台仿真后载入CPLD芯片。采用以上方式,电路的设计、调试和升级都极为方便。     

基于CPLD的复杂脉冲产生器设计方法

复杂可编程逻辑器件(CPLD)的出现使一些复杂、繁琐的数字逻辑电路更加容易实现，并且随着CPLD集成度的提高，广大EDA设计师们越来越多地使用他去设计数字电路。通过利用复杂可编程逻辑器件CPLD和其软件开发平台Max PlusⅡ实现一变周期、变占空比的复杂脉冲产生器为例，证明了用CPLD设计复杂数字逻辑电路的便捷性。     

基于CPLD的数字系统设计

介绍了应用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法,说明基于CPLD器件进行数字系统设计的特点、VHDL设计流程,重点介绍了在数字系统设计中,采用CPLD设计是一种基于芯片的、层次化、自顶向下的方法。以数字频率计设计为例,说明基于可编程逻辑器件的数字系统设计的方法。     

基于VHDL语言的数字频率计设计

介绍了VHDL语言在数字频率计设计中的具体应用，说明了实现电子电路设计的自动化（EDA）过程和EDA技术在现代数字系统设计中的重要地位和作用。     

AWG控制器的设计与实现

以AWG(任意波形发生器)控制器的设计和实现为例,介绍了一种将原理图和VerilogHDL相结合的CPLD(复杂可编程逻辑器件)设计方法.首先概述AWG的系统总体方案和控制器各功能模块的作用,并给出系统的硬件结构框图,接着详述了数字系统设计思路和内部功能模块,给出了顶层设计的原理图,并以数据切换、地址分配电路为例介绍Verilog HDL语言编写底层模块,给出DDS(直接数字频率合成)方式下数据切换模块和系统工作的仿真图形.