一种数字下变频抽取滤波器的设计

对一个针对数字下变频应用的抽取滤波器从设计指标到版图实现的设计过程进行了详细介绍.该抽取滤波器实现了20倍的降采样,由CIC滤波器、CIC补偿滤波器和半带滤波器三级依次串联而成.通过利用抽取滤波器的等价变换和多项分解性质,各滤波器级的硬件电路开销和运行功耗都得到了降低.     

高性能CIC抽取滤波器研究与设计

针对采样率变换系统中CIC抽取滤波器存在通带失真较大和阻带衰减较小的问题,提出一种高性能CIC抽取滤波器的设计方法,该方法采用补偿滤波器技术和非递归并行结构.仿真结果表明,通带失真与阻带衰减特性明显优于传统的CIC,CIC-Cosine,ISOP-CIC等滤波器.因此,适用于对幅频特性要求较高的采样率变换系统.     

改进型CIC抽取滤波器设计与FPGA实现

为了改善级联积分梳状(CIC)滤波器通带不平和阻带衰减不足的缺点,给出一种改进型CIC滤波器.该滤波器在采用COSINE滤波器提高阻带特性的基础上,级联了一个SINE滤波器,补偿了其通带衰减.硬件实现时,采用新的多相分解方法结合非递归结构,不仅大大减少了存储单元数量,还使电路结构更加规则.经仿真和FPGA验证,改进型CIC滤波嚣使用较少硬件,实现了阻带衰减100.3 dB,通带衰减仅为0.000 1 dB.     

改进型CIC抽取滤波器的FPGA实现

为了解决以往设计的CIC抽取滤波器存在的数据速率高以及功耗高的问题,研究了改进型CIC抽取滤波器的FPGA实现过程,优化CIC抽取滤波器硬件实现结构,采用FPGA实现抽取滤波器的设计。分析CIC抽取滤波器的硬件实现结构和位宽,通过Hogenauer抽取滤波器结构,得到6级16抽取的CIC硬件实现结构,将该结构变换成4个CIC抽取滤波器的级联式FPGA实现,逐级降低数据速率,提升数据位宽。以FPGA实现CIC抽取滤波器过程中,分析了其运算时寄存器所需的最高位宽,避免产生数据溢出问题。实验结果表明,所设计的改进型CIC抽取滤波器是有效的,可降低数据速率和系统功耗。     

FPGA中CIC抽取滤波器增益校正的实现

在中频数字化信号处理中,FPGA应用越来越广泛,DDC的FPGA模块化非常必要,CIC滤波器由于其结构只用到加法器和延迟器,很适合用FPGA来实现,通常工作在DDC系统中运算量大的第一级.分析了CIC滤波器的抽取原理、性能、影响参数及增益产生原因,针对实际应用中5级CIC滤波器在不同抽取率下对信号进行抽取时所产生的增益问题,给出了校正方法,并在Modelsim仿真中得到了验证.     

FPGA应用中CIC抽取滤波器增益校正的实现

在中频数字化信号处理中,FPGA应用越来越广泛,DDC的FPGA模块化非常必要,CIC滤波器由于其结构只用到加法器和延迟器,很适合用FPGA来实现,通常工作在DDC系统中运算量大的第一级。本文分析了CIC滤波器的抽取原理、性能、影响参数及增益产生原因,针对实际应用中5级CIC滤波器在不同抽取率下对信号进行抽取时,所产生的增益问题,给出了校正方法,并在Modelsim仿真中得到了验证。     

CIC滤波器性能分析及FPFA实现

积分梳状(CIC)滤波器是一种广泛应应用于数字下变频中的高效数字滤波器,文章对其性能和实现方法进行了详细研究.首先对单级CIC滤波器和多级CIC滤波器进行算法分析,以确定各参数对系统性能的影响.然后,建立相应的MATLAB仿真模型并将其中的数据类型转换为二进制补码数制,得NCIC输出数据作为理论值;同时采用VHDL硬件描述语言实现多级CIC滤波器并进行数据流测试,输出数值与MATLAB仿真结果一致,达到了预期的设计要求.     

CIC滤波器的原理及FPGA实现

在数字下变频(DDC)中,C IC(级联积分梳状)滤波器起着重要的作用。它主要用于采样速率的抽取,同时具有低通滤波的作用。C IC滤波器的主要特点是,仅利用加法器、减法器和寄存器(无需乘法器),因此占用资源少、实现简单且速度高。本文在分析C IC滤波器原理的基础上,用VHDL语言在FPGA上进行了仿真、综合,并成功的应用于DDC芯片的开发中。     

Lagrange半带滤波器在数字抽取滤波器中的应用

高阶CIC滤波器的补偿滤波器通带内波纹较大,且幅值增长很快,会引起补偿后的CIC滤波器通带不平坦和阻带放大,影响了它的性能的提高.实际中往往只采用低阶的CIC滤波器,并且放在整个数字抽取滤波器的前端.反之,Lagrange半带滤波器的通带较平坦,而且在混叠带内衰减很大.由于通带较平坦,因此可以不用对其进行补偿,从而高阶的Lagrange半带滤波器可以被使用,这样它在混叠带内的衰减比补偿后的CIC滤波器要大的多.Lagrange半带滤波器的抽头都是以2为底的分数,硬件实现较简单.实验说明使用4阶的CIC加8阶Lagrange半带加FIR滤波器的方式,滤波后的噪声功率比传统的4阶的CIC加FIR滤波器的方式要小,并且其功耗也较小.     

DDC中的抽取滤波器设计及FPGA实现

本文介绍了在数字下变频（DDC）中的抽取滤波器系统设计方法和具体实现方案。采用CIC滤波器、HB滤波器、FIR滤波器三级级联的方式来降低采样率。通过实际验证，证明了设计的可行性。     

基于Matlab和FPGA的CIC滤波器的设计

基于多速率信号处理原理,设计了用于下变频的CIC抽取滤波器,由于CIC滤波器结构只用到加法器和延迟器,没有乘法器,很适合用FPGA来实现,所以本文分析了CIC滤波器的原理,性能及影响参数,借助MATLAB的FDATool工具箱设计符合系统要求CIC滤波器,并利用Simulink结合具体的结构建模仿真,验证CIC滤波器性能是否达到要求,最后在FPGA上实现这个结构的CIC滤波器设计,并进行了模拟仿真,综合验证。     

一种低功耗可变抽取倍数滤波器组的设计

提出一种以较少的功耗与面积实现可变抽取速率的数字抽取滤波器组.该抽取滤波器组以梳状滤波器、补偿滤波器和半带滤波器三种滤波器级联的形式实现,为减少其功耗和面积,并提出了改进梳状滤波器的结构和电路实现形式以降低滤波器组的功耗和面积,经验证,采用非递归、多相分解的梳状滤波器结构比传统的Hogenaur梳状滤波器结构节省功耗21%,节省面积5%.当变换抽取速率时,可关闭冗余抽取电路的工作,从而进一步节省功耗.     

Hogenauer CIC滤波器的算法研究及FPGA设计实现

研究了多极CIC滤波器设计过程中的软件仿真和硬件实现的关键问题。推导出了任意位宽的有符号数、无符号数以及二进制补码之间转换的数学表达式，给出了用MATLAB实现的程序和滤波器仿真输出数据序列。并对利用Verilog HDL实现的多级CIC滤波器进行了数据流测试，其测试结果与算法仿真结果一致。     

0.18μm CMOS Σ-Δ ADC用数字抽取滤波器设计

采用标准0.18μm CMOS工艺,设计了一种应用于UHF RFIDΣ-Δ模数转换器的数字抽取滤波器,并完成其前后仿真、逻辑综合、布局布线及版图实现等全流程.该滤波器主要实现滤波和降采样功能,由梳状滤波器、补偿滤波器和半带滤波器级联组成.合理选择各级滤波器的结构、阶数并采用规范符号编码(CSD)对其系数进行优化.仿真结果表明:采样频率为64MHz,过采样率为32的二阶Σ-Δ调制器的输出1位码流经过该滤波器滤波后,信噪比达到53.8dB;在1.8V工作电压下,功耗约为15mW.版图尺寸0.45mm×0.45mm,能够满足RFID中模数转换器的要求.     

基于FPGA的DDC中CIC滤波器的设计

文中基于多速率数字信号处理原理,设计了用于数字下变频技术的CIC抽取滤波器.通过分析CIC滤波器的原理及性能参数.利用MATLAB设计了符合系统要求的CIC滤波器,并通过FPGA实现了CIC滤波器的设计.     

一种基于CIC滤波器的有效锐化方法研究

介绍了对积分梳状滤波器（CIC滤波器）的有效锐化。所提出的锐化滤波器的结构由两个主要部分组成：一个梳状滤波器的级联部分和一个锐化滤波器部分。所提出的方案使得滤波器中锐化部分的工作速率比输入速率大为降低，其频谱响应特性比传统的也有所改进。通过MATLAB仿真，可看出改进锐化后的滤波器性能更优。     

多速率采样中的CIC滤波器设计与分析

CIC滤波器是常用于多速率采样抽取或内插过程中的高效滤波器,具有结构简单,易于工程实现的特点。以提高采样速率为例,首先介绍了内插理论和CIC滤波器原理,重点给出了CIC滤波器设计方法,并分析了CIC滤波器级联级数和滤波器阶数的选取对通带衰减和旁瓣抑制的影响,仿真结果验证了设计方法的有效性和可行性。     

基于Matlab的Sigma-Delta ADC中抽取滤波器设计与分析

抽取滤波器是常用于降低Σ△调制器采样率的数字滤波器.详细讨论了音频Σ△ADC中抽取滤波器的设计方法,即确定了系统流程,深入地研究了CIC滤波器的原理及参数确定方法.并基于Matlab以128倍抽取滤波器的设计过程为例介绍了FDATool和Matlab语言2种滤波器设计方式.给出了滤波器仿真结果.     

一种高效数字滤波器设计方法

针对全数字软件接收机中抽取滤波器的设计,提出了一种适合在FPGA内实现的单级积分清洗的滤波器结构,这种结构解决了传统积分梳妆滤波器中可能出现的积分器溢出问题,同时还可进行非整数倍的抽取变换.给出了一种无乘法半带滤波器的IIR实现结构,并对该滤波器性能进行了仿真,结果表明在输出过采样率大于4时基本不会影响系统误码性能.