共查询到14条相似文献,搜索用时 93 毫秒
1.
应用Matlab/Simulink工具对折叠内插模数转换器进行了建模,研究了具有8bit分辨率、200MHz采样频率的该模数转换器的芯片设计和实现.系统设计时采用Matlab/Simulink进行行为级建模并分别分析了预放大的增益、折叠电路的带宽以及比较器的失调对动态性能的影响.设计实现的模数转换器实测结果表明,积分非线性误差和微分非线性误差分别小于0.77和0.6LSB,在采样频率为200MHz及输入信号频率为4MHz时,信号与噪声及谐波失真比为43.7dB.电路采用标准0.18μm CMOS数字工艺实现,电源电压为3.3V,功耗181mW,芯核面积0.25mm2. 相似文献
2.
本文介绍了一个6位600兆采样频率折叠内插模数转换器。该模数转换器采用了级联折叠放大器和输入改进型有源内插放大器。测试结果显示,工作在500兆赫兹采样频率时,输入信号频率10兆赫兹,模数转换器的有效位数和无杂散动态范围分别是5.55位和47.84分贝;输入信号200兆赫兹,模数转换器的ENOB和SFDR分别是4.3位和35.65分贝。工作在600兆赫兹采样频率时,输入信号频率1兆赫兹,模数转换器的有效位数和无杂散动态范围分别是5.48位和43.52分贝;输入信号30.1兆赫兹,模数转换器的ENOB和SFDR分别是4.66位和39.56分贝。该模数转换器工作电压1.4伏,总功耗25毫瓦,采用0.13微米CMOS工艺实现,面积0.17平方毫米。 相似文献
3.
4.
5.
6.
基于0.18 μm CMOS工艺设计并实现了一种8 bit 1.4 GS/s ADC.芯片采用多级级联折叠内插结构降低集成度,片内实现了电阻失调平均和数字辅助失调校准.测试结果表明,ADC在1.4GHz采样率下,有效位达6.4bit,功耗小于480 mW.文章所提的综合校准方法能够有效提高ADC的静态和动态性能,显示出... 相似文献
7.
8.
9.
10.
一种NMOS型折叠和内插电路及其SPICE分析 总被引:1,自引:0,他引:1
将折叠和内插技术应用于高速A/D转换器中,以3μm器件参数,5V工作电压,分析了一种NMOS型折叠和内插电路在全温区范围的功能,以及NMOS管衬度偏置效应和误差的影响,结果表明,在通常的工艺条件下,折叠电路可处理2.4V1MHz的满幅输入信号,数字采样速度大于1MS/s包含第一级内插电阻的折叠电路功耗为14mW。 相似文献
11.
This article is presented to describe an area-efficient CMOS folding and interpolating analog-to-digital converter (ADC) for
embedded application, which is fully compatible with standard digital CMOS technology. A modified MOS-transistor-only folding
block contributes to a small chip area. At the input stage, offset averaging reduces the input capacitance and the distributed
track-and-hold circuits are proposed to improve signal-to-noise-plus-distortion ratio (SNDR). An INL/DNL of 0.77 LSB/0.6 LSB was measured. An SNDR figure of 43.7 dB is achieved at 4 MHz input frequencies when operated at full speed of 200 MHz. The chip is realized in a standard digital 0.18 μm CMOS technology and consumes a total power of 181 mW from 3.3 V power supply. The active area is 0.25 mm2. 相似文献
12.
基于折叠内插式 ADC结构 ,采用分段式结构、两级折叠、主动内插技术和非线性误差补偿技术 ,采用TSMC0 .35 μm CMOS工艺设计实现了 8位 40 MS/s ADC。基于 BSIM3V3模型 ,采用 Cadence Spectre仿真器对 8位折叠内插式 ADC进行了系统仿真 ,采用 MPW计划对 ADC进行了流片验证 ,仿真和测试结果表明该ADC具有较低的非线性误差和良好的频域特性 ,证明了误差补偿技术的有效性。该 ADC的有效面积为 0 .6mm2 ,适合嵌入式应用。 相似文献
13.
折叠插值结构是高速ADC设计中的常用结构。提出了一种新的在折叠插值结构ADC中只对THA进行时间交织的技术,可以在基本不增加芯片功耗和面积的情况下,使ADC的系统速度提高近1倍。位同步技术可以保证粗分和细分通路之间的同步,在位同步的基础上设计了新的编码方式。基于上述技术设计了8 bit 400 MS/s CMOS折叠插值结构ADC,核心电路电流为110mA,面积仅1mm×0.8mm,Nyquist采样频率下SNDR为47.2dB,SFDR为57.1dB。 相似文献
14.
一种CMOS折叠结构ADC中的失调抵消技术 总被引:4,自引:2,他引:2
CMOS折叠预放电路的失调是限制CMOS折叠结构A/ D转换器实现高分辨率应用的主要原因之一.文中提出差分对的动态匹配技术改善了折叠预放电路的失调,从而为研制CMOS工艺中的高分辨率折叠结构A/ D转换器提供了一种可行方案,并给出了MATL AB和电路仿真的实验结果. 相似文献