共查询到20条相似文献,搜索用时 546 毫秒
1.
2.
3.
Σ-Δ调制小数分频器合成器是在数字锁相小数分频频率合成技术的基础上,运用现代数字技术对小数分频频率合成而引入的相位杂散进行有效的处理,克服了用传统方法处理而带来的结构复杂、调试困难及成本较高等诸多难点,从而在军用和民用上都得到了广泛的应用.Σ-Δ调制小数分频器是Σ-Δ调制小数分频合成器的关键电路,文中给出了Σ-Δ调制小数分频器详细的数字电路结构,对其工作原理、系统结构及系统工作模式作了详尽的分析,最后采用ASIC实现了Σ-Δ调制小数分频器. 相似文献
4.
Σ-Δ调制小数分频频率合成器利用噪声成型技术,将量化噪声的频谱搬移到频率高端,借助锁相环路的低通特性对这种高频噪声进行抑制,不但实现了锁相环输出频率的精细步进,而且解决了小数分频存在的尾数调制问题。然而,作为有限状态机,特定输入情形下会形成特有的杂散谱,即Σ-Δ调制器的结构寄生。介绍了Σ-Δ调制器MASH模型的结构寄生,详细推导了1 阶、2 阶和3 阶MASH 模型的输出序列长度关系式,揭示了序列长度与输入数值和累加器初始值密切关系,获得了避免极短序列长度的有效方法,有效消除了结构寄生,为高性能Σ-Δ调制小数分频频率合成器的设计提供了理论依据。分析方法也适合其它新型调制器结构寄生的分析,具有重要意义。 相似文献
5.
6.
7.
Σ-Δ模拟/数字转换器综述 总被引:1,自引:1,他引:0
Σ-ΔA/D转换器是利用速度换取精度的高精度模拟/数字转换器。文章分析了Σ-ΔA/D转换器的产生、组成和优势,重点介绍了Σ-Δ调制器结构及其性能指标,简要介绍了数字抽取滤波器。对Σ-ΔA/D转换器国内外发展状况进行了全面的分析。在此基础上,论述了Σ-ΔA/D转换器未来的发展趋势。 相似文献
8.
9.
10.
基于FPGA的Σ-Δ ADC数字抽取滤波器Sinc~3设计 总被引:1,自引:0,他引:1
针对Σ-ΔADC输出端存在的高频噪声问题,设计了一种Sinc3数字抽取滤波器,实现了Σ-Δ调制器输出信号的高频滤波。分析了Sinc3滤波器的结构原理,基于Spartan-6FPGA进行滤波器的设计与实现,并进行了实验验证。实验结果表明,该数字抽取滤波器不仅结构简单,无需实现乘法运算,便于硬件实现,且能有效滤除高频噪声,具有较强的实用性。 相似文献
11.
基于0.18 μm CMOS工艺,设计了一种锁定频率范围在1.8~2.4 GHz的电荷泵锁相环。采用高性能的鉴频鉴相器、电荷泵以及三阶Σ-Δ调制器,减小了输出时钟的参考杂散。在Σ-Δ调制器中引入线性反馈移位寄存器(LFSR),生成伪随机序列,进一步降低了小数杂散。仿真结果表明,在0.3~1.5 V输出电压范围内,锁相环的电流失配比仅为0.1%,小数杂散为-50 dBc @1 MHz。 相似文献
12.
小数分频是实现高分辨率低噪声频率合成器的主要技术手段。在分析了小数频率合成以及杂散抑制技术的基础上,采用高阶Σ-Δ调制技术可以将量化噪声功率的绝大部分移到信号频带之外,从而可通过滤波有效抑制噪声。仿真结果表明,该高阶数字Σ-Δ调制可以很好地抑制小数分频频率合成器中的杂散问题,具有很高的实用性。 相似文献
13.
带通Σ-Δ调制器的双线性变换设计方法 总被引:1,自引:0,他引:1
本文论述了带通式Σ-Δ调制器的双线性变换设计方法,通过线性化的插入式网络分析技术,将带通式Σ-Δ调制器的设计问题转化为了IIR带阻数字滤波器的设计问题.文章给出了该方法的原理和设计步骤,并对一位Σ-Δ代码的产生和检验方法以及调制器的稳定性问题进行了说明和讨论,最后给出了利用Matlab的计算机仿真结果,结果表明,该方法简单可靠,便于计算机仿真和检验,可大大加快带通Σ-Δ调制器的设计过程. 相似文献
14.
介绍 Σ-Δ调制器的基本结构 ,分析 Σ-Δ调制技术对噪声进行整形的基本原理及过采样率、Σ-Δ调制器的级数对整形效果的影响 ,从中获得了一些有用的结论。 相似文献
15.
本文介绍了高阶单比特Σ△调制器在小数分频频率综合器中的应用。普通小数分频频率综合器容易产生很大的杂散频率,采用Σ△调制器可以有效消除杂散频率降低相位噪声。由于多比特MASH结构的非线性,这里采用单比特高阶Σ△调制器(CIFB),最后提出实现电路。 相似文献
16.
17.
18.
高速二阶∑-△A/D调制器的设计 总被引:2,自引:2,他引:0
文章对二阶Σ-ΔA/D调制器的原理、系统性能及稳定性进行了分析,给出噪声传递函数和信噪比。并根据实际的器件参数和设计准则,应用CMOS开关电容和高速模拟电路技术,用0.6μm工艺实现了一个高速二阶Σ-Δ调制器。 相似文献
19.