基于DSP的多通道高速可扩展数据采集系统

文中以TI公司的TMS320LF2407A为核心处理器,CPLD为系统控制译码芯片提出了一种可扩展多通道高速A／D数据采集系统,可以实现48路或更多路通道的可扩展的高速数据采集,并介绍了基于本系统的数据处理的一些软件和硬件的设计。     

基于DSP的多通道高速可扩展数据采集系统

文中以TI公司的TMS320LF2407A为核心处理器,CPLD为系统控制译码芯片提出了一种可扩展多通道高速A/D数据采集系统,可以实现48路或更多路通道的可扩展的高速数据采集,并介绍了基于本系统的数据处理的一些软件和硬件的设计。     

CPLD在数字频率测量中的应用

本文介绍了以CPLD为核心处理芯片的频率测量系统,整个频率测量系统由CPLD和单片机(89C51)构成,CPLD采集被测频率源,再由单片机读取频率值并由液晶同步显示频率和周期。本系统结合了CPLD的高速及单片机(MCU)的运算控制二个特点。     

CPLD在数字频率测量中的应用

本文介绍了以CPLD为核心处理芯片的频率测量系统,整个频率测量系统由CPLD和单片机(89C51)构成,CPLD采集被测频率源,再由单片机读取频率值并由液晶同步显示频率和周期.本系统结合了CPLD的高速及单片机(MCU)的运算控制二个特点.     

基于光纤传输的多路高速数据采集系统

介绍了8路高速数据采集传输系统的设计与实现。使用时分复用的数据传输方式将8通道数据通过3个光纤通道传输给处理设备,解决了多路高速数据传输的问题。采用FPGA作为主控芯片,TLK1501作为串/并转换和8 B/10 B编码芯片。A/D采样频率为20 MHz,整个系统的数据传输速率达到了1 920 Mb/s。通过使用Verilog语言编程,实现了数据的采集以及传输。该方案具有可行性好、方法简单、成本低的优点。     

多路信号采集器的硬件电路设计

本文详细介绍多路信号采集系统的实现方案、组成结构及其特性.整个采集系统完成对13路模数混合信号的采样,采样精度为12位,每路信号采样频率不低于12.5kHZ.系统包括模拟开关、测量放大器、AD转换器、CPLD中心逻辑控制器、掉电数据保存单元,系统实现了通过CPLD编程完成与计算机串口间异步串行通信功能.     

基于CPLD高速数据采集系统设计

本文提出了一种基于CPLD的高速数据采集系统的设计方法。通过CPLD控制数据连续采集、缓冲,然后通过单片机(C8051F430)读取缓存在SRAM中数据,并且通过USB2.0将缓冲区数据转移到硬盘管理卡,由硬盘管理卡将数据存入海量硬盘。再利用PC机的强大数据处理功能,配合Microsoft VisualC++6.0的MFC类库,设计出一套集数据采集、处理和分析的可视化系统。     

基于CPLD的高速脉冲信号采集系统设计

介绍了一种基于CPLD(复杂可编程逻辑器件)的高速脉冲信号采集系统的设计与实现方案.该系统最大的特点是对离散脉冲信号的幅值进行采样,采样过程完全由CPLD控制,无需CPU干预.采用VHDL语言与模块化的设计思想设计了A/D采集控制模块、数据存储控制模块、微处理器接口模块,实现了多个串行ADC的同步脉冲采样与数据的实时存...     

基于单片机的数据采集系统设计

基于新型高速单片机C8051F005设计了一种功能齐全、数据处理方式灵活的数据采集系统。该系统通过单片机内部集成的ADC完成信号的采集,采集的数据既可由单片机进行处理并通过图形点阵式液晶显示器进行实时显示,也可通过USB接口芯片PDIUSBD12将采集到的数据传送到PC进行储存和处理,发挥PC机数据处理速度快、存储容量大的优势。整个系统采用USB总线供电,大大简化了系统结构,并降低了成本。该数据采集系统的硬件设计和软件编程得到了详细介绍。     

半实物仿真系统中数据传输与采集系统设计

提出了一种红外敏感器半实物仿真系统中多路实时数据传输与采集系统的设计方法,采用FPGA内的SRAM块实现所要传输与采集数据的缓冲存储,并通过高速USB2.0接口芯片实现与主机的接口,最后,由主机工作站完成对数据的后期处理.该硬件系统作为整个仿真系统的一部分,具有数据传输高速、准确、实时等特点,满足实时仿真系统的要求.     

高精度数字化超声波液体流量测试系统设计

根据超声波时差法测量流量的原理,设计了一种数字化超声波液体流量测量系统。基于增强型高精度时间数字转换芯片TDC-GP21的流量测试系统的设计方案,采用复杂可编程逻辑器件（CPLD）,协助数字信号处理器（DSP）TMS320F2812实现逻辑控制、时序协调等功能,与TDC-GP21共同构成核心的测量系统。以MC1350和外围辅助电路构成的数字化自动增益控制系统使仪表能够适应不同管径流量的测量。由DSP完成测量系统的数据处理和曲线拟合,从而实现完整的数据存储、通信、复位等功能,保证了系统的信号采样精确和高速数据处理。     

基于EDA技术的单片机与总线接口逻辑设计

单片机具有传输速度快、可靠性高、使用灵活等优点,常常作为一种通信接口规范应用在PC外设和便携式系统中。利用单片机与大规模CPLD的互补性,介绍了基于EDA技术的单片机与FPGA／CPLD总线接口逻辑设计,并给出了该接口芯片的单片机控制程序的源程序。结果表明该总线接口逻辑电路工作稳定、可靠,已经在高速数据采集的PC外设上得到应用。     

基于CPLD和AD9248的高速采集系统的设计与实现

设计了一个基于AD9248和CPLD的高速数据采集系统,通过CPLD实现的状态机来控制AD9248的采样,同时把采样数据实时地转存到由SRAM组成的本地大容量存储器中.整个数据采集系统可实现双路信号的50M以上实时采样.     

采用DMA技术的真实并行多路高速数据采集系统

介绍了DMA技术在真实并行多路高速数据采集系统中的应用原理及硬件实现技术，基于该技术和ISA总线，采用MAXIM公司MAX120模数转换芯片，设计的四路真实并行多路AD信号转换系统，成功地应用于某所研制的“继电器触点性能微机自动测试系统”中。     

基于CPLD的数据采集系统的设计

通过对一般数据采集系统的特点了功能分析,提出了一种通过CPLD实现对多个通道的高速模拟数据采集的设计,本系统可实现每0.01 ms采集一路数据,具备先完成数据采集并存储,然后通过单片机进行数据的后续处理能力.设计使用一片CPLD完成A/D采样控制、数据存储、通道选择控制的集成.     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

基于DSP的视频采集系统设计

为了解决基于DSP视频监控系统的数据采集问题,本系统采用了视频专用解码A/D芯片和复杂可编程逻辑器件CPLD进行控制和接口设计,有效地实现视频信号的采集与读取的高速并行性,提高了电路的可靠性高,简化了电路设计过程,使整个系统的设计增加柔韧性。     

DSP数字图像测速系统的设计与实现

阐述了一种数字图像测速系统的设计方法。该系统以高性能浮点DSP为核心,结合视频解码器、CPLD、外部存储器等元件,使其具有高速的实时图像处理能力,同时给出了通过目标图像导出其运动速度的算法。通过现场测试,取得了理想的测速效果。     

基于FPGA的超声TOFD焊缝探伤数据采集系统的设计

针对传统超声探伤数据采集系统采样速率低、处理速度慢、实时性差的问题,设计了一种高速数据采集系统;该系统以超声TOFD法为理论依据,可根据不同的检测对象,由上位机设置不同的参数,并传递给FPGA以控制数据采集时序,这样的设计极大地提高了系统的灵活性和适应性;高速模数转换芯片AD9288的应用,使系统的采样速率达到了200MSPS,有利于回波信号缺陷最值的获取;实验结果表明,系统方案完全可行,具有一定的实用和推广价值,对于其它超声探伤仪的研制也有很大的参考意义。