共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
3.
"基于30nm级工艺的64Gb闪存有望在近期内实现。而且,现有的单元结构有可能不加修改地发展到20nm级。之后,只需要将存储单元以三维形式叠加起来,就可以 相似文献
4.
英飞凌科技公司(Infineon)的专家已经成功研制出目前世界上最小的非易失性闪存单元。这种全新存储单元的电路宽度仅为20纳米。如果能够克服光刻等一切生产上的困难,这项新成果很可能在今后几年之内被用于制造容量高达32Gb的非易失性闪存芯片,相当于市场上现有产品的8倍。非易失性闪存已经成为一种日益普及的海量存储媒体,广泛用于数码相机、摄像机和带USB接口的便携式存储设备等装置。在没有电源电压的情况下,目前最先进的非易失性闪存每个存储单元只能永久存储1或2位信息。这种内存芯片的电路宽度为90纳米左右,而由于存在纳米级物理效应,… 相似文献
6.
7.
8.
9.
10.
闪存供应商Spansion日前宣布推出业界首款采用每单元四比特技术的闪存芯片。Spansion Mirror Bit Quad技术的设计用以拓展创新的闪存,并降低电子设备内海量数字内容存储的成本。 相似文献
11.
内置SRAM是单片集成TFT-LCD驱动控制芯片中的图像数据存储模块.针对内置SRAM的低功耗设计要求,采用HWD结构和动态逻辑的字线译码电路,实现了1.8Mb SRAM的低功耗设计.电路采用0.18μm CMOS工艺实现,Hspice和Ultrasim仿真结果表明,与静态字线译码电路相比,功耗减小了20%;与DWL结构相比,功耗减小了16%;当访存时钟频率为31MHz时,SRAM存储单元的读写时间小于8ns,电源峰值功耗小于123mW,静态功耗为0.81mW. 相似文献
12.
13.
14.
15.
16.
17.
本文提出了在一款片上系统(SOC)芯片设计中的多通道NAND闪存控制器实现方案。在对NAND闪存控制器的结构和实现方法的研究上,闪存控制器利用带两个16K字节缓冲器的高效率缓冲管理控制器来管理4个通道,每个通道可以连接4片闪存芯片。控制器内嵌16比特BCH纠错模块,支持AMBAAHB总线与MLC闪存。文中还介绍了行地址计算与快闪存储器存储单元的初始化。结果分析里给出了控制器的仿真波形、功耗分析和综合结果。在一个存储组与一个通道的配置条件下,控制器的实现只需要71K逻辑门。 相似文献
18.