USB数据传输中CRC校验码的并行算法实现

文章介绍了用于USB总线数据传输的CRC校验的原理和算法，并且采用并行电路实现USB2．0中的CRC产生和CRC校验，与传统的串行电路实现相比，并行电路实现方法虽然在芯片面积上大于串行电路实现，但由于降低了时钟频率，电路更容易综合实现，并且大大降低了功耗，有利于低功耗电路设计。     

一种快速CRC 算法①的硬件实现方法

介绍了CRC校验算法的硬件电路实现方法。CRC校验广泛应用于通信、存储系统，在串行CRC实现的基础上，对电路结构提出了改进的方案，并实现了CRC的并行计算，由此进一步可以适用于任意位数据宽度的数据输入情况。     

EPON中CRC校验码的并行算法实现

EPON是基于以太网技术的宽带接入,采用以太网的帧结构。文章详细介绍了EPON中CRC校验的原理和算法,给出了采用并行电路实现EPON中CRC产生和CRC校验的解决方案,然后用M odelsim进行了仿真。与串行电路相比,这种并行电路提高了CRC算法的实时性能,为进一步实现高速系统创造了条件。     

新型超高频RFID编解码和CRC电路的设计与实现

提出了一种新的超高频射频识别(RFID)标签芯片的数据编解码与循环冗余校验(CRC)计算同步进行的电路结构。该电路采用ISO/IEC 18000.6C标准协议,在数据编解码过程中同步进行串行CRC计算来提高系统数据的处理速度。采用FPGA进行仿真分析。结果表明,该设计方法可实现CRC编解码与RFID数据的编解码同步,即不占用额外的时钟处理CRC计算,从而满足超高频RFID的快速通信要求。所提出的串行CRC电路在SIMC 0.18 μm标准CMOS工艺下进行综合,其面积比并行CRC电路节省31.4%,电路算法更简单。     

CRC算法在以太网数据帧中的应用及其硬件实现

文章介绍了CRC校验算法的原理,在串行CRC实现的基础上,对电路结构提出了改进,提出了CRC的并行计算,并基于Verilog HDL语言以CRC8为例说明了硬件电路实现方法。CRC校验广泛应用于数据通信、数据存储领域,结合IEEE802．3标准,说明了CRC算法在以太网帧FCS字段中的应用,并给出了CRC32_D16仿真结果。     

超高频RFID系统CRC电路设计

介绍了超高频射频身份识别(RFID)系统中循环冗余校验(CRC)电路的原理与特点,根据ISO/IEC18000-6C标准中CRC电路的要求,对串、并行CRC电路的优、缺点进行了综合评估,且在FPGA平台上实现并进行系统性能分析.利用递归公式法设计了一种算法简单、结构紧凑、运算速度快的并行CRC电路.     

CRC的FPGA设计与实现

面对通信系统设计中经常使用到的CRC校验,以CRC-CCITT权式为例,在分析了CRC原理的基础上给出了串行CRC-CCITT校验码产生和校验器的实现电路。整个电路最终在FPGA上得到了很好的实现。     

CRC生成与同构逆序校验方法

循环冗余校验码(CRC)被广泛应用于通信领域,CRC生成有两种电路:I型、II型.现有的逆序校验方法是基于II型电路生成、I型电路逆序校验,存在CRC生成与逆序校验电路不同构的问题,不便于模块化设计.根据I、II型电路特性,基于全状态转移矩阵,给出一般情况下,即CRC生成电路寄存器为非零初态时,CRC生成为I型或II型对应的同构I型或II型逆序校验方法.生成与逆序校验同构后,中间处理电路结构不变,参数不同,可以根据需要对其进行优化,提高处理速率.最后,通过实例计算,验证了同构逆序校验方法的正确性.     

CRC校验在以太网电路障碍处理中的应用和引发的思考

文章以以太网端口CRC错误为例子,阐述了某些情况下CRC参数在处理障碍中的作用,从而对波分电路传输方式、CRC的作用以及影响光纤传输数据的因素等方面有更深入了解。     

Xmodem协议中CRC算法的FPAG实现

基于解决Xmodem协议中CRC校验的目的,以经典的LFSR硬件电路为基础,采用了按字节并行运算CRC校验码,以及多字节CRC算法的方法。在Quartus II环境下,通过以VHDL语言仿真试验,得出Xmodem协议中CRC校验,以多字节循环并行CRC算法能够满足高速实时性要求的结论。     

基于VHDL语言的CRC信道编解码电路设计与实现

CRC码由于其具有良好的检纠错能力在现代通信中得到了非常广泛的应用.文中讨论了CRC码的原理,详细分析了编码,解码及纠正一个码元错误的设计思路,并用VHDL实现了CRC(15,6)码的编解码电路.     

一种PSI滤波器设计中的并行CRC算法

提出一种用于HDTV信源解码SoC芯片中的CRC并行算法,完成对输入传输流数据中PSI信息的CRC校验.     

TD-SCDMA、GSM双模单待手机40位CRC的DSP算法

循环冗余校验码在通信和计算机行业都有着非常广泛的应用,是一种可靠性极高的差错控制技术。文章介绍了在TD—SCDMA平台上实现GSM双模通信的关键技术之一：小区初搜过程中解调BCCH信道的40位CRC解调算法,并以DSP物理硬件实现为基础,详细介绍了40位的CRC的实现方法逐比特法和查表法。     

CRC并行优化的实现（下）

该文提出了一种基于前向预测、展开和重定时的高速并行化CRC的实现方法。首先从简单的理论推导开始,得到原始的实现结构;然后针对这种结构,结合有反馈结构的VLSI中各种优化方法,一步步地进行结构分析、优化,得到几种具体的实现优化;最后进行结果的对比分析,几种优化方法得到多种优化结构,相应地为不同的应用提供了多种选择以供权衡...     

CRC-aided turbo equalization for MIMO frequency selective fading channels

This paper presents a CRC （Cyclic Redundancy Check）-aided turbo equalization approach to reduce the computational complexity. In this approach, CRC code bits are padded to the end of each transmit block, and a cyclic redundancy check is performed after decoding each block at the receiver en.d. If the check sum is zero, which means the receive block is correct, the corresponding LLRs （Log Likelihood Ratios） of this block are set high reliable values, and all the computations corresponding to this block can be cancelled for the subsequent outer iterations. With a lower computational complexity the proposed approach can achieve the same as or even better performance than the conventional non-CRC method.     

High-Speed Parallel CRC Implementation Based on Unfolding, Pipelining, and Retiming

This brief presents a high-speed parallel cyclic redundancy check (CRC) implementation based on unfolding, pipelining, and retiming algorithms. CRC architectures are first pipelined to reduce the iteration bound by using novel look-ahead pipelining methods and then unfolded and retimed to design high-speed parallel circuits. A comparison on commonly used generator polynomials between the proposed design and previously proposed parallel CRC algorithms shows that the proposed design can increase the speed by up to 25% and control or even reduce hardware cost     

一种实用的无线信道纠错方法

信息在无线信道中传输不可避免地会出现误码，本文即提出一种实用的无线信道纠错方案，包括循环冗余校验（CRC）编码、Golay(24，12）编码以及交织，其算法简单，易于实现，成本低廉，并可抗较高的信道误码，且全部可用软件实现。在理论分析的基础上，文中最后给出了实验测试结果，并指出其适用于实际通信系统。