基于FPGA的CCD相机响应延迟检测方法设计

针对测量高速弹丸时对CCD相机的响应速度要求极高而相机的响应延迟难以精确测量这一问题,提出一种基于FPGA的CCD相机响应延迟检测方法.该方法将触发信号分成两路,一路直接外触发高速相机,另一路经FPGA模块对信号进行延时触发脉冲激光光源,通过改变延时时间和不断判断相机是否拍摄到脉冲激光来确定相机的响应延迟.建立了CCD...     

利用FPGA实现GPS失步下精确守时

选用M 12 Timing Oncore Receiver GPS模块、Cyclone Ⅱ系列EP2C8现场可编程逻辑门阵列(FPGA)、10MHz高精度恒温晶振等设计硬件电路,实现GPS时钟在失步情况下精确对时。由GPS模块接收GPS卫星授时信号,输出秒脉冲和GPS时标至FPGA,同时恒温晶振10MHz脉冲信号输至FPGA,经FPGA处理后的秒脉冲信号和GPS时标信息通过驱动电路并行送到串口或光纤模块。软件分成秒脉冲上升沿判别、10MHz晶振脉冲计数、GPS失步情况下秒脉冲生成、GPS时标接收/发送4个功能模块,用VHDL语言对各软件模块进行功能开发,并给出了程序清单。仿真和试验结果表明,该方法可保证GPS时钟在失步12h内秒脉冲误差小于50μs。     

基于STM32和FPGA的多轴运动控制器的设计

该控制器采用STM32和FPGA进行设计,STM32进行粗插补处理,将产生的粗插补坐标增量发给FPGA进行精插补.FPGA控制输出脉冲和脉冲间延时,通过高速光耦隔离后输出,控制电机的运转.系统采用脉冲叠加的方法实现加减速;使用数字积分法插补原理实现直线插补和圆弧插补,从而实现任意曲线轮廓.该系统已应用到实际的雕刻机中,...     

触摸屏和PLC在伺服定位控制系统中的应用设计

介绍了可编程控制器（PLC）在伺服定位系统中的应用,并对系统的硬件和软件设计作了阐述。指出系统核心是ASD—A系列交流伺服驱动器的输入、输出信号通过PLC与触摸屏的通信,完成对整个系统的自动控制。利用PLC的高速计数脉冲来控制伺服系统,通过触摸屏对参数进行设定和调整,实现了设备的升降系统的位置精确检测和显示控制。     

基于FPGA的双路高速数据采集系统的设计

以脉冲激光测距为应用背景,设计了1种双路1 Gsps采样率的高速数据采集系统的设计方案,该系统以EP2S60系列的FPGA为核心控制模块,ADC08D1000为模数转换芯片测量I、Q两路脉冲信号时间间隔.FPGA的资源分布决定ADC输出的两路信号(I、Q)需由FPGA的两侧共4个BANK接收,由此会造成系统测量的固定误...     

廉价的电磁机构静态吸力特性测试系统

采用基于组态软件和PLC的控制方案,设计开发出了一种廉价的电磁机构吸力特性测试系统。通过步进电机带动丝杆运行的控制方案,PLC的PWM高速脉冲输出功能完成对步进电机的速度控制;结合编码器,高速计数功能完成对气隙的高精度实时测量;力传感器实现对电磁吸力的测量。通过RS232/485通信,上位机实时显示电磁吸力与气隙的关系曲线。试验结果表明,该系统稳定可靠,精确度高,气隙测试精度可以达到1%。     

一种智能变电站合并单元关键环节的实现方法

针对智能变电站中对合并单元时间性能指标上较高的技术要求,文中通过对由插值算法进行同步的合并单元实现原理的具体分析,充分利用PowerPC的计算能力和现场可编程门阵列(FPGA)的并行处理能力,将整个系统分成多个模块,并通过模块间的相互配合,提出一种具体的合并单元关键环节的设计方案。在该方案中,通过对连续有效秒脉冲间隔的统计和记录,来实现高精度的守时模块,并利用灵活设置的定时器中断周期,来对合并单元的重采样时刻进行动态调整,使之与外部对时信号同步。同时通过对输出延时的分解及FPGA的缓存功能,精确实现了SV9-2报文的等间隔输出。     

基于Marx和LTD拓扑的全固态复合模式脉冲源的研制

针对不同应用领域中负载阻抗的多样性,研制一种基于Marx和直线型变压器驱动源(LTD)拓扑的复合模式脉冲源。该脉冲源包含4个LTD模块,且每个LTD模块由1个3级Marx电路组成。其主要优点是可以降低对隔离电源模块、触发同步性的要求,负载适应能力强,并且可使脉冲装置小型化。首先对该脉冲源拓扑结构和参数进行设计和理论计算,并采用PSpice软件验证其可行性,最后研制复合模式脉冲源的样机并测试其性能。该脉冲源采用MOSFET作为主开关,二极管作为隔离元件,用含锁相环功能的现场可编程门阵列(FPGA)产生控制信号。该脉冲源的输出脉冲参数:幅值为0~8 kV,脉宽为60~160 ns,脉宽步进可达1 ns,重复频率为1 kHz,上升沿约10 ns。通过FPGA产生相移控制信号对该脉冲源的每级进行单独控制,可实现对输出脉冲上升沿和下降沿的灵活调节。脉冲源采用模块化设计,可以通过增加模块数量方便地提高最大输出电压。     

应用PLC高速计数功能实现数控机床工作台的控制

数控机床的驱动性能及位置控制性能是决定机床性能的关键。直流伺服电动机带动机床工作台，通过编码器检测电动机的转速，利用PLC的高速计数功能实现电机转速及机床工作台位移的检测，通过PLC输出脉冲的设定，完成对伺服电动机转速控制，进而实现对工作台的进给控制。     

大功率级联变频器中多路SPWM发生器的实现

采用载波相移SPWM技术原理,设计了基于现场可编程门阵列(FPGA)的多路PWM脉冲发生器.该脉冲发生器应用于一个电压级联型变频器,可提供96路PWM脉冲输出,解决了级联变频器多路脉冲同步触发的问题.通过实验证明,FPGA输出的PWM脉冲送入级联变频器模块,输出的电压波形正弦度好,电平阶数符合设计,且修改参数简单,有效...     

基于SOPC的高精度时间间隔测量仪设计

针对靶场测试中时间间隔测量仪测量精度低、体积庞大的缺点,在SOPC技术的基础上,采用计数法和内插法设计了一种纳秒级的高分辨率大范围时间间隔测量仪.设计的仪器由触发信号隔离模块、纳秒计时模块、标准计数模块以及相应外围电路组成.在接收到起始触发信号后,由FPGA内部基于SOPC的主单片机和时序电路构成的标准计数模块开始计数.同时,TDC GP2芯片和基于SOPC的从单片机构成的纳秒计时模块测量起始触发脉冲和标准计时脉冲的时间间隔;截止触发信号到来后,标准计数模块停止计数,纳秒计时模块测量截止触发脉冲和标准计时脉冲间的时间间隔,测量结束后,主单片机计算并显示最终时间间隔值.设计的时间间隔测量仪测量范围可以达到1～4＆#215;105μs,测量精度优于3 ns.     

DDS捷变频信号发生器中的FPGA控制电路设计

选取AD9910作为频率合成模块,利用FPGA生成伪随机频率控制码,通过AD9910并口改变其频率调谐字,控制AD9910输出频率的快速跳变.利用FPGA产生脉宽、重频可控的脉冲调制波形,以脉冲调制波形提供的时钟实现伪随机码生成时序、频率跳变时序、脉冲调制时序的统一,产生在整个频段随机捷变的信号.此种方法时序控制简单,...     

基于FPGA的高精度频率计的设计与实现

为了实现对正弦信号频率的高精度测量,设计了一种基于FPGA的数字频率计;除测量频率外,该装置还可以测量双路方波信号的时间间隔和脉冲信号占空比.该频率计以FPGA和单片机为核心,采用“多路并行计数法”实现信号频率的高精度测量.输入信号经高频放大和比较模块转换为方波信号输入FPGA单元,经多路不同倍数分频后进行并行计数,最后由单片机选择输出精度高的一路计数值,利用换算关系得出最终的测量结果.经测试,该数字频率计可实现1 Hz～199 MHz、10 mVrms～1Vrms正弦信号的频率测量,相对误差的绝对值不大于0.0001％;100 Hz～1 MHz、50 mV～1 V同频方波的时间间隔测量,测量范围为0.1μs～100 ms,相对误差的绝对值不大于1％;50mV～1 V、1 Hz～5 MHz脉冲信号的占空比测量,相对误差的绝对值不大于1％.因此,具有测量精度高、测量频率范围宽和测量幅度范围大的特点.     

三电平逆变器SVPWM的FPGA实现

设计了全数字化的三电甲逆变器传统七段式空间电压矢量脉宽调制(SVPWM)异步调制模块,通过Xilinx的FPGA实现.设计的SVPWM采刚模块化设计思想,可扩展性强.模块通过修改某些参数或输入可灵活配置逆变器的开关频率和死区时间,可移植性好.实验征明,该模块具有很好的调制效果,计算精度高,电压电流磁通波形理想.使用FPGA独立完成调制功能,大大减少了牵引传动系统中DSP的工作量,有利于复杂算法程序在DSP中的实现.     

基于红外同步的室内超声定位系统的设计

提出了一种室内定位方案,利用红外作为发射超声信号的同步计时信号、FPGA内部多路计数模块同步对超声计数,并将采样得到的多路数据通过SPI总线分别上传至主控芯片STM32,并对数据进一步处理,最后由定位算法得到目标点的位置。主要实现的功能是FPGA多路信号采集、FPGA与SPI通信的设计以及定位算法的设计,精度可以达到cm级,在实际应用中具有较高的参考价值。     

用于高速脉冲回波采集等效采样模块

文中介绍用于高速脉冲回波采集的等效采样模块.该模块采用顺序等效采样法,可以将高速宽带信号变换成低频信号.它的最高等效采样率达20Gsps.经实用证明该模块的使用灵活,性能稳定,抗干扰性强.     

基于多周期同步测量的频率计设计

针对工程实践中发现的频率计存在1字节误差以及待测信号幅度过大的问题。基于多周期同步测量计数理论,提出了一种以C8051F020与FPGA为最小系统的频率计制作方案,实现对待测信号频率及脉宽的精确测量。系统主要包括3部分：信号整形部分、频率计算部分、液晶显示部分。待测信号经过信号处理后和标准信号一同输入FPGA内部,单片机协同FPGA对信号进行频率测量并读取测频数据,然后将读取到的数据经过运算处理后显示。经实验验证,该系统测频范围可达0.1 Hz~10 MHz,有效消除了1个字节的误差且具有一定的抗干扰能力。     

基于ALTPLL的水声测量用相位计设计

以ALTERA公司的FPGA为核心,设计了一种水声测量用高精度的相位计。相位差的测量基于过零鉴相法,即利用过零比较器将2路同频正弦信号整成脉冲信号,然后通过测量两路脉冲信号的周期和上升沿之间的时间差来测量相位差。本文特色在于2路脉冲信号上升沿之间的时间差测量利用了ALTERA公司FPGA中集成的锁相环模块ALTPLL,该模块可以输出多路具有固定相位偏移的系统时钟信号,时间差测量时实际使用的时基信号为其中上升沿最接近待测信号上升沿和下降沿的2路系统时钟信号,从而降低了计数法测量时间间隔的±1误差。实验结果表明利用该方法可以将水声测量领域的相位差测量不确定度降低到0.1度。     

基于并串转换的多通道高速伪随机序列发生器

研制了一款通用的多通道高速伪随机序列发生器.该发生器基于FPGA利用并串转换和时钟树技术实现,包含4个并行的通道,跳变速率智能可调,且伪随机序列有多种选择,可以为m序列、伯努利序列等等.同时对高速信号进行了信号完整性仿真,经测试,设计的高速伪随机序列发生器生成的伪随机序列波形和仿真结果相吻合,正负取值的幅度误差小于100 bmV,最小脉冲宽度为0.5 ns,跳变速率可达2 Gbps.该伪随机序列发生器可作为混频信号用于调制宽带转换器系统中,也可用于通信、雷达、超声波测距等领域.