一种基于DSP在线更新配置程序的实现方法

针对系统设计通用化的需求,设计了一种使用FLASH存储器作为数据存储器件,配合微处理器程序,利用复杂可编程逻辑器件（CPLD）更新和配置可编程器件,实现对现场可编程门阵列（FPGA）程序和数字信号处理器（DSP）程序在线更新的方法。本文给出了系统构成和实现途径,并对ALTERA可编程逻辑器件和TMS320C6000系列DSP的加载和系统设计实现进行了较详细的说明。     

基于ATE的FPGA器件测试方案研究

在FPGA器件的测试领域,由于通用ATE的局限性,需要为ATE设计FPGA配置板。然而目前行业内通用的配置方案测试效率低、可移植性差,给FPGA器件测试程序的开发和测试都带来了很多不便。论文提出了一种新的FPGA多重自动配置技术,设计采用FPGA作为主控制器,大容量FLASH芯片用于存储目标FPGA的配置数据,具有大量存储、调取灵活、配置快速等优点,实现了Xilinx公司绝大部分不同型号的FPGA器件的多重、自动、快速重配置,有效地解决了原配置方案的弊端,提高了FPGA测试的效率。     

基于 ATE 的 FPGA 器件测试方案研究磁

在 FPGA 器件的测试领域,由于通用 ATE 的局限性,需要为 ATE 设计 FPGA 配置板。然而目前行业内通用的配置方案测试效率低、可移植性差,给 FPGA 器件测试程序的开发和测试都带来了很多不便。论文提出了一种新的 FP‐GA 多重自动配置技术,设计采用 FPGA 作为主控制器,大容量 FLASH 芯片用于存储目标 FPGA 的配置数据,具有大量存储、调取灵活、配置快速等优点,实现了 Xilinx 公司绝大部分不同型号的 FPGA 器件的多重、自动、快速重配置,有效地解决了原配置方案的弊端,提高了 FPGA 测试的效率。     

双FPGA高速数字系统的设计与实现

系统以两片Spartan-3E系列FPGA器件XC3S500E为核心,选用A/D转换芯片MAX12529进行高速同步采样、D/A转换芯片DAC902进行实时信号产生。两片FPGA通过8bit数据位互连或共享高速双口RAM方式实现通信。两片独立配置,分别辅以FLASH存储器,构成一个功能较强的数字系统。     

基于LPC总线的FPGA高速初始化配置系统设计

介绍了一种FPGA初始化配置的方法。根据FPGA配置的基本原理,基于LPC总线协议,采用CPLD Super-Flash模式。以高速Flash芯片49LF008A作为配置数据的存储器件,对CPLD器件XC95144编程产生实现初始化配置的时序逻辑,并实现LPC总线接口控制功能。设计出的基于LPC总线的配置电路,由于采用从并模式和存储芯片的高速读取,使得FPGA初始化配置速度得到极大提高,配置电路得到简化,同时实现配置系统成本降低的外在需求。     

ALTERA FPGA在微处理器系统中的在应用配置

ALTERA公司SRAM工艺可编程器件应用广泛,专用配置器件比较昂贵。在具有微处理器的系统中,使用微处理器系统的存储器来存储配置数据,并通过微处理器配置FPGA,这种方法几乎不增加成本。微处理器根据不同的程序应用,采用不同的配置数据对FPGA进行配置,使FPGA实现与该应用有关的特定功能。详细介绍了微处理器系统中连接简单的被动串行配置方法和被动并行异步配置方法。     

CPLC器件的在系统动态配置

介绍一种利用微控制器动态配置CPLD器件的方法。将配置件存放在存储器中，配置件中的控制代码驱动在微处理器中运行的配置引擎；将配置件中的配置信息通过JTAG口移入CPLD，实现器件的动态配置；通过更换存储器中配置件，达到同一器件实现不同功能的目的。这种方法为嵌入式系统升级重构提供了一种新的思路，将来一定会得到广泛应用。     

基于串口通信的FPGA配置控制方法及实现

由于FPGA配置存储器具有掉电易失性,系统设计中的主控器需要操纵非易失性存储器对其进行配置;另外,在某些系统工作过程中需要对FPGA配置码流进行实时更新以升级系统,对FPGA码流进行回读以获取系统的实时工作状态;针对这些需要,设计并实现了一种基于串口通信的FPGA配置控制方法:以CPLD作为配置主控器,通过串口对CPLD的工作状态进行控制,成功实现了Flash的擦除、烧写、FPGA配置以及回读功能;由于串口协议比较简单,只需简单的转换就可完成与其它传输协议的交互,使得设计的配置控制方案具有比较好的可移植性和通用性.     

CPLD器件的在系统动态配置

介绍一种利用微控制器动态配置CPLD器件的方法。将配置文件存放在存储器中,配置文件中的控制代码驱动在微处理器中运行的配置引擎;将配置文件中的配置信息通过JTAG口移入CPLD,实现器件的动态配置;通过更换存储器中配置文件,达到同一器件实现不同功能的目的。这种方法为嵌入式系统升级重构提供了一种新的思路,将来一定会得到广泛应用。     

一种提高系统初始化效率的FPGA在线配置方法

提出一种由主控器CPU、CPLD和闪存Flash组成的FPGA在线配置方法。闪存Flash用于存储FPGA的配置数据,CPLD读取闪存Flash中的配置数据,采用快速被动并行方式(FPP,Fast Passive Parallel)配置FPGA,主控器通过主控接口与CPLD通信,实现对闪存Flash中配置数据的更新和维护。     

一种FPGA的远程系统升级方法

介绍基于SRAM工艺的FPGA器件的配置方法。结合嵌入式处理器应用,设计一种使用CPLD器件及通用大容量Flash的FPGA远程系统升级方法。最后对该方法在系统性能、复杂度和经济性等方面的优越性进行了比较和分析。     

实现FPGA回读功能的可重构系统设计

Xilinx Virtex系列FPGA具有配置逻辑可重构、配置数据可回读的特点，该文设计了基于Virtex FPGA的一种可重构系统。FPGA采用SelectMAP配置方式，在CPU和CPLD控制下实现了配置数据加载和回读的功能。给出了系统配置FPGA和回读其配置数据的流程及相应的波形图。 关键词：     

嵌入式Linux中闪存设备驱动程序开发

嵌入式系统通常使用闪存作为存储设备,嵌入式Linux下的MTD技术可以方便地访问Flash这样的MTD设备。文章介绍了Linux块设备驱动程序框架,详细分析了MTD设备驱动程序层次结构、核心功能模块和数据结构,最后以Motorola MPC860T开发板为例,系统地给出了针对特定Flash的MTD驱动程序开发实例。     

基于微处理器系统的FPGA在线配置方法

介绍基于SRAM的现场可编程门阵列FPGA器件的在线配置方法,给出了一种采用单片机AT89C51和Flash存储器对A ltera ACEX1K器件进行被动串行在线配置的实用方法。实践表明此方法易于实现,成本较低,可广泛应用于具有微处理器的系统中,完成对FPGA器件的在线配置。     

现场可编程器件的异步串行配置

介绍了可编程集成电路的基本知识，着重介绍了大规模现场可编程集成电路ＦＰＧＡ的编程方案，以Ａｌｔｅｒａ公司的ＦＬＥＸ８０００系列芯片为例，给出了使用单片机和微机的两种配置实例。     

一种基于FPGA的可重构计算系统设计

介绍可重构计算的概念和基于SRAM工艺的FPGA器件的特点。设计了一种基于FPGA器件的可重构计算系统,着重讲述了该系统的在线重配置电路的总体结构,FIFO、FPGA配置逻辑模块、控制寄存器和控制逻辑等功能模块及系统的工作流程。最后探讨了可重构计算相关研究面临的问题和发展方向。     

Data loss recovery for power failure in flash memory storage systems

Due to the rapid development of flash memory technology, NAND flash has been widely used as a storage device in portable embedded systems, personal computers, and enterprise systems. However, flash memory is prone to performance degradation due to the long latency in flash program operations and flash erasure operations. One common technique for hiding long program latency is to use a temporal buffer to hold write data. Although DRAM is often used to implement the buffer because of its high performance and low bit cost, it is volatile; thus, that the data may be lost on power failure in the storage system. As a solution to this issue, recent operating systems frequently issue flush commands to force storage devices to permanently move data from the buffer into the non-volatile area. However, the excessive use of flush commands may worsen the write performance of the storage systems. In this paper, we propose two data loss recovery techniques that require fewer write operations to flash memory. These techniques remove unnecessary flash writes by storing storage metadata along with user data simultaneously by utilizing the spare area associated with each data page.     

基于FPGA测试电路的SRAM自测试研究

SRAM是微机系统中的记忆设备,用来存放程序和数据。因此对SRAM的自测试可以有效地避免存储器工作不正常给系统带来的损害。采用硬件描述语言对FPGA电路进行编程,构造SRAM测试电路。以对各种存储器常见故障模型能够有效检测的March C-算法为主要测试算法,对存储器单元进行故障测试,并将有错误的地址单元映射到备用的存储单元,以确保微机系统稳定运行。