共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
SIMOX材料的TEM研究 总被引:1,自引:0,他引:1
在注入能量为170keV,注入剂量从0.6×1018/cm2到1.8×1018/cm2范围,改变注入方式,利用TEM技术观察了形成SIMOX的结构.注入剂量为0.6×1018/cm2时,可以获得连续的SiO2埋层且顶部硅层基本上无穿通位错产生;注入剂量为1.5×1018/cm2时,采用双重注入可以获得质量很好的SIMOX结构,顶部硅层仅有较少的穿通位错;注入剂量为1.8×1018/cm2时,三重注入可以获得质量好的SIMOX结构,顶部硅层穿通位错稍多. 相似文献
3.
采用横断面的透射电子显微术,扫描电子显微术和高分辨电子显微学方法,研究了GeSi沟道p-MOSFET的微结构。观察表明,器件是由Si基片/SiO2非晶层/SOISi层/GeSi沟道层/超薄SiO2非晶层/Si细晶层/SiO2非晶层/Al电极层等组成的;SOISi层工作区单晶性良好,很难找到缺陷,缺陷能效地被限制在工作两侧的缺陷聚集区;在SOSSi层和GeSi沟道层之间存在着一些瓣状衬底,它可能是在 相似文献
4.
5.
SiO2对SnO2.CoO.Nb2O5压敏电阻非线性电学性质的影响 总被引:6,自引:3,他引:3
对SiO2掺杂的SnO2.CoO.Nb2O5压敏电阻非线性电学性质进行了研究,并对其微观结构进行了电镜扫描,且对其晶界势垒高度进行了测量,实验表明x(SiO2)=0.3%掺杂的SnO.CoO.Nb2O5压敏电阻的非线性系数a高达30,并且具有最高的击穿电场(375V/mm)。采用Gupta-Carlson缺陷模型对晶界肖特基势垒高度随SiO2的添加而变大的现象进行了理论解释。 相似文献
6.
采用化学束外延(CBE)技术,以三乙基镓(TEG)和砷烷(AsH3)为源,在Si(001)衬底上生长GaAs薄膜.利用Hall效应、卢瑟福背散射(RBS)和高分辨率透射电子显微镜(HRTEM)检测了外延层的质量.结果表明,GaAs薄膜具有n型导电性,载流子浓度为1.3×1015cm-3,其杂质估计是Si,它来自衬底的自扩散.外延层的质量随着膜厚的增加而得到明显的改善.在GaAs/Si界面及其附近,存在高密度的结构缺陷,包括失配位错、堆垛层错和孪晶.这些缺陷完全缓解了GaAs外延层和Si衬底之间因晶格失配引 相似文献
7.
8.
采用PECVD技术在P型硅衬底上制备了a-SiOx:H/a-SiOy:H多层薄膜,利用AES和TEM技术研究了这种薄膜微结构的退火行为,结果表明:a-SiOxL:H/a-SiOy:H多层薄膜经退火处理形成nc-Si/SiO2多层量子点复合膜,膜层具有清晰完整的结构界面,纳米硅嵌埋颗粒呈多晶结构,颗粒大小随退火温度升高而增大小随退火温度升高而增大,在一定的实验条件下,样品在650℃下退火可形成尺寸大 相似文献
9.
衬底温度对VUV光直接光CVD SiO2/Si界面缺陷的影响 总被引:1,自引:0,他引:1
研究了VUV(真空紫外)光直接光CVD(化学汽相淀积)SiO2/Si界面微结构缺陷与衬底温度(Ts)的关系。实验结果表明:在32℃ ̄180℃的温度范围内,与Si-O-Si伸缩模相对应的IR峰位随Ts的降低从1060cm^-1增加到1080cm^-1。固定氧化物电荷密度(ΔNot)在Ts〉120℃后,呈正电性,与位于3.10eV的氧空位缺陷相关;在Ts〈100℃一侧,呈负电性,与2.84eV能级位置 相似文献
10.
Mo/Si多层膜界面离子束处理及TEM观察薛钰芝R.Schlatmann,林纪宁A.Keppel,J.Verhoeven(大连铁道学院,大连116022)(荷兰FOM原子分子物理研究所)软X射线多层膜(MultilayersforSoftX-rayO... 相似文献
11.
本文报道了用原子力显微镜(AFM)研究的几种(YBCO)超薄膜的表面结构,这些膜分别生长在SrTiO3(100)基底,和具有厚度为40nm的PrBa2Cu3O7缓冲导的SrTiO3基底上,YBCO超薄膜厚度范围为2.5nm-25nm。在2.5nm厚的单层膜表面观察到了岛状结构,并在7.5nm厚的超薄膜表面首次观察到了台阶高度度不同的三种螺旋位错。同时还讨论了YBCO超薄膜的生长机理。 相似文献
12.
采用定位横断面制样的高分辨电子显微技术(HREM)观察了P+-Si0.65Ge0.35/P-Si异质结内光发射红外探测器的微结构.该器件光敏区是由3层P+-Si0.65Ge0.35和2层UD-Si(未掺杂硅)组成,Si0.65Ge0.35/UD-Si层间界面不明锐,有一个由于Ge原子不均匀扩散造成的过渡带.这个过渡带缓和了界面的失配应力,因而未观察到界面晶体缺陷和严重的晶格畸变.在光敏区边缘有呈倒三角形的缺陷区,缺陷的主要类型为层错和微孪晶.层错在(1 11)面上,而微孪晶的厚度约为2~4晶面间距,其孪晶 相似文献
13.
本文着重研究了0.6μmTiSi2PolycideLDDNMOS器件工艺技术.用RIE刻蚀获得了0.6μm严格各向异性的精细结构2分析研究表明TEOSSiO2膜厚tf、多晶硅栅的剖面倾角θ是影响侧壁宽度W的重要因素,经优化后可控制W为0.30~0.32μm;在Al与Si之间引入一层TiN/Ti复合层作为Al-Si间的扩散势垒层,获得了良好的热稳定性.上述工艺技术已成功地应用于0.6μmTiSi2PolycideLDDE/DMOS31级环形振荡器的研制,其平均缴延迟为310Ps(0.29mW/级),工作电压 相似文献
14.
本文利用TEM研究了新型复相陶瓷刀具材料JX-2-I的界面结构,结果表明,在JX-2-I中Al2O3/SiCw(氧化铝/碳化硅晶须)界面和Al2O3/SiCp(碳化硅颗粒)界面结合良好,形成了具有较高强度的微观结构,发现在SiCw,SiCp和Al2O3晶粒上均有位错产生,在SiCp和Al2O3上有孪晶产生,分析表明,位错和孪晶的产生均吸收大量的断裂能,提高材料的断裂韧性,改善JX-2-I材料的整体 相似文献
15.
采用常规PECVD工艺,在N型单晶硅(c-Si)衬底上沉积薄层纳米Si(nc-Si)膜,并进而制备了nc-Si∶H/c-Si量子点二极管.在10~100K温度范围内实验研究了该结构的σ-V和I-V特性.结果指出,当反向偏压为-7~-9V时,无论在σ-V还是在I-V特性曲线上都观测到了近乎等间距的量子化台阶,此起因于在nc-Si∶H膜中具有无序排布且粒径大小不一的Si微晶粒中,由于微晶粒中能级的量子化而导致的共振隧穿现象.如果进一步改进膜层生长工艺,以制备出具有趋于有序排布、尺寸均匀和粒径更小的Si微晶粒的 相似文献
16.
硅分子束外延中硼δ掺杂生长研究 总被引:3,自引:0,他引:3
利用硅分子束外延技术和B2O3掺杂源,成功地实现了硅中的硼δ掺杂,硼δ掺杂面密度NB可达3.4e14cm-2(1/2单层)以上,透射电镜所示宽度为1.5nm.我们首次用原位俄歇电子能谱(AES)对硼在Si(100)表面上的δ掺杂行为进行了初步的研究,发现在NB<3.4e14cm-2时,硼δ掺杂面密度与时间成正比,衬底温度650℃,掺杂源温度9000℃时,粘附速率为4.4e13cm-2/min;在NB>3.4e14cm-2时,粘附有饱和趋势,测量表明在硼δ掺杂面密度NB高达4.4e14c 相似文献
17.
18.
《微纳电子技术》1995,(5)
从文献中摘出了6H碳化硅(6H~SiC)的重要材料参数并应用到2-D器件模拟程序PISCES和BREAKDOWN及1-D程序OSSI中。6H-SiCp-n结的模拟揭示了由于反向电流密度较低的缘故相应器件在高达1000K温度下应用的可能性。6H-SiC1200Vp-n ̄(-)-n ̄(+)二极管与相应硅(Si)二极管的比较说明6H-SiC二极管开关性能较高,同时由于6H-SiC p-n结内建电压较高,其正向功率损耗比Si略高。这种缺点可用6H-SiC肖特基二极管克服。Si、3C-SiC和6H-SiC垂直功率MOSFET的开态电阻通过解析计算进行了比较。在室温下,这种SiCMOSFET的开态电阻低于0.1Ωcm ̄2,可在高达5000V阻塞能力下工作,而SiMOSFET则限于500V以下。这一点通过用PISCES计算6H-SiC1200VMOS-FET的特性得以验证。在低于200V的电压区,由于硅的迁移率较高且阈值电压较低,故性能更优良。在上述的6H-SiCMOSFET的栅氧化层和用于钝化平面结的场板氧化层中存在着大约4×10 ̄6V/cm的电场。为了研究SiC器件的高频性能,提出了6H-SiC发射极的异质双极晶体管? 相似文献
19.
20.
本文通过离子束辅助淀积(IBAD)与真空淀积多层膜技术相结合,淀积合成Co-Si薄膜,RBS和XRD分析表明:在无离子束轰击条件下利用电子束蒸镀Co/Si多层膜,得到的是由α-Co与非晶Si组成的薄膜.薄膜与Si(111)基底及多层膜各层之间没有明显的相互扩散,而用复合方法镀制的薄膜与Si基底以及各层之间都产生了混合和扩散,并已有CO2Si、CoSi相生成.750℃退火30分钟后,无轰击样品只在硅基底与薄膜界面处产生明显的反应和扩散,而复合方法该制的样品则形成均匀的CoSi2薄膜。 相似文献