高压BCDMOS集成电路的工艺集成

对高压13CD--MOS器件的结构和工艺进行了研究,用器件模拟MEDICI和工艺模拟T-SUPREM软件分别对器件结构和工艺参数进行了设计优化．在工艺兼容的前提下,设计制作了包含NPN、PNP、NMOS、PMOS、高压LDMOS等结构的BCDMOS集成电路样管．测试结果表明,样管性能与模拟结果相符．     

一种ESD保护结构的集总参数模拟方法

文章提出了一种通过集总参数电路对ESD保护结构进行模拟的方法。利用HSPICE电路模拟软件，对ESD保护结构进行了集总参数模拟，获得了保护结构在ESD事件中的功率和温度分布。     

具有ESD防护及过流保护功能的VDMOS设计

提出了一种芯片集成实现ESD防护及过流保护功能的VDMOS器件设计。在对电流采样原理分析的基础上,提出了一种适用于功率器件的局域电流采样方法及对应的过流保护电路结构,该方案具有结构简单、低功耗的特点。利用反向串联多晶硅二极管实现对VDMOS器件栅氧化层的ESD保护。完成了VDMOS的工艺流程设计,实现了保护电路中各子元件与主功率器件的工艺兼容。二维数值模拟表明:所设计的过流保护电路在室温下能实现38.4 A的限流能力,ESD保护能够达到2 000 V(HBM),能有效提高VDMOS在系统中的稳定性和可靠性。     

超低压ESD保护器件设计与工艺研究

介绍了一种新颖的超低压保护器件的工作原理、结构特点,并进行了器件结构模拟。结合理论分析与模拟仿真得到超低压1.8～5 V的ESD保护器件系列模型。经过设计与工艺验证,制作出了非常吻合模拟结果的超低压器件,该系列器件具有工作电压低、电容小、漏电小的特点。由于采用新型复合型穿通结构及单片低温减压外延工艺,器件的电参数一致性非常理想,在高速数据线的保护电路中成功地得到应用。     

集成电路工艺的计算机辅助设计

一、集成电路 TCAD 系统的提出以缩短集成电路工艺、集成电路器件和集成电路电路的设计周期以及为提高设计精度和节省设计成本为目标而发展起来的集成电路工艺模拟、集成电路器件模拟、集成电路电路模拟用器件模型参数提取等方面的集成电路计算机辅助设计软件的研制和应用,如从美国 Scanford 大学推出一维硅器件全工序工艺模拟器 SUPREM-2(1978年)算起,已有十余年的历史了。在这十余年中.随着集成电路的飞速发展,集成电路工艺的 CAD 这个领域也有了较大的进展。在集成电路工艺模拟方面,已有了较成熟的一维硅集成电路全工序工艺模拟软件,二维硅集成电路全工序工艺模     

基于RC触发NMOS器件的ESD电路设计

研究了基于电阻(R)电容(C)触发n型金属氧化物半导体(NMOS)器件的静电放电(ESD)电路参数与结构的设计,讨论了电阻电容触发结构对ESD性能的提升作用,研究了不同RC值对ESD性能的影响以及反相器结构带来的ESD性能差异,并讨论了在特定应用中沟道放电器件的优势。通过一系列ESD测试电路的测试和分析,发现电阻电容触发结构可以明显提高ESD电路的保护能力,其中RC值10 ns设计的栅耦合NMOS(GCNMOS)电路具有最高的单位面积ESD保护能力,达到0.62 mA/μm2。另外对于要求触发电压特别低的应用场合,RC值1μs设计的GCNMOS电路将是最好的选择,ESD能力可以达到0.47 mA/μm2,而触发电压只有3 V。     

基于TCAD工具的超突变结变容二极管设计

根据超突变结变容二极管设计和工艺特点,报道了利用SILVACO公司工艺模拟软件Athena、器件模拟软件Atlas等完成超突变结变容二极管的几何结构、浓度分布、工艺参数、电学参数等的设计,根据设计参数通过某型号Si超突变结变容二极管生产情况验证设计参数和电参数的吻合情况,改进实际工艺参数和模拟参数的容差系数;分别利用离子注入-扩散法和双离子注入法完成器件工艺制作,提高了的工艺重复性和成品率.采用TCAD技术大大缩短了研制周期、降低了费用.     

基于SOI工艺集成电路ESD保护网络分析与设计

由于SOI(Silicon-On-Insulator)工艺采用氧化物进行全介质隔离,而氧化物是热的不良导体,因此SOI ESD器件的散热问题使得SOI电路的ESD保护与设计遇到了新的挑战。阐述了一款基于部分耗尽SOI(PD SOI)工艺的数字信号处理电路(DSP)的ESD设计理念和方法,并且通过ESD测试、TLP分析等方法对其ESD保护网络进行分析,找出ESD网络设计的薄弱环节。通过对ESD器件与保护网络的设计优化,并经流片及实验验证,较大幅度地提高了电路的ESD保护性能。     

利用ISE-TCAD分析和设计SCR结构的静电保护电路

传统的ESD保护电路设计主要基于尝试性和破坏性的实验,这种方法不利于产品的推出[1]。文中提出使用ISE-TCAD工具对ESD保护电路进行模拟和优化,以快速地获取面积参数。并以某一典型0.6μmCMOS工艺的可控硅整流器(SCR)结构为例,进行ESD人体放电模型的模拟和面积估算,达到了缩短设计周期和增加设计成功率的目的。     

一种适用于高低压电路单片集成的LDMOS器件

利用RESURF与场板结构结合的技术,设计了一种可以兼容低压BiCMOS工艺的LD-MOS器件。该器件的漂移区长度l≤60μm,就可实现600 V以上的耐压,适用于高低压单片集成电路芯片开发。基于一款荧光灯交流电子镇流器驱动芯片的高低压集成电路功能及其器件耐压要求,介绍了该LDMOS器件的结构和设计方法。采用ATHENA(工艺模拟)和ATLAS(器件模拟)工具,分析优化影响LDMOS器件耐压的关键参数;最后,对实际芯片的PCM器件参数进行了测试和分析。     

18V LDMOS器件ESD电流非均匀分布的模拟和测试分析

通过二维器件仿真,分析单指、多指18V nLDMOS器件在静电放电防护中电流分布的非均匀性问题。经仿真分析可知,寄生三极管的部分导通是单指器件电流分布不均匀的原因;器件的大面积特征、材料本身的不均匀性等因素导致叉指不同时触发,同时,由于nLDMOS各叉指基极被深N阱隔离,先被触发的叉指无法抬高未触发叉指的基极电位帮助其开启,是多指器件电流分布不均匀的原因。器件的TLP(Transmission line pulse)测试结果与仿真分析吻合,指长分别为50μm和90μm的单指器件ESD电流泄放能力分别为21mA/μm和15mA/μm;指长为50μm的单指、双指、四指和八指器件的ESD失效电流分别为1.037A、1.055A、1.937A和1.710A,不与指数成比例增大。     

0.6μm SOI NMOS器件ESD性能分析及应用

ESD设计是SOI电路设计技术的主要挑战之一,文章介绍了基于部分耗尽0.6μm SOI工艺所制备的常规SOI NMOS器件的ESD性能,以及采用改进方法后的SOI NMOS器件的优良ESD性能。通过采用100ns脉冲宽度的TLP设备对所设计的SOI NMOS器件的ESD性能进行分析,结果表明：SOI NMOS器件不适合...     

Substrate-triggered ESD protection circuit without extra process modification

A substrate-triggered technique is proposed to improve electrostatic discharge (ESD) protection efficiency of ESD protection circuits without extra salicide blocking and ESD-implantation process modifications in a salicided shallow-trench-isolation CMOS process. By using the layout technique, the whole ESD protection circuit can be merged into a compact device structure to enhance the substrate-triggered efficiency. This substrate-triggered design can increase ESD robustness and reduce the trigger voltage of the ESD protection device. This substrate-triggered ESD protection circuit with a field oxide device of channel width of 150 /spl mu/m can sustain a human-body-model ESD level of 3250 V without any extra process modification. Comparing to the traditional ESD protection design of gate-grounded nMOS (ggnMOS) with silicide-blocking process modification in a 0.25-/spl mu/m salicided CMOS process, the proposed substrate-triggered design without extra process modification can improve ESD robustness per unit silicon area from the original 1.2 V//spl mu/m/sup 2/ of ggnMOS to 1.73 V//spl mu/m/sup 2/.     

Bipolar SCR ESD devices

This paper presents a review of the recent studies based on the concept of Bipolar Silicon Controlled Rectifier (BSCR) devices across a variety of BiCMOS technologies. Examples of both BSCR design and application are presented, ranging from a 0.25 μm Si–Ge process with a shallow epi-layer, up to 250 V bipolar process. The BSCR device characteristics are discussed based on both 2-D physical process and device simulation and by the test structure ESD characterization.     

Design of GGNMOS ESD protection device for radiation-hardened 0.18 μm CMOS process

In this paper, the ESD discharge capability of GGNMOS (gate grounded NMOS) device in the radiation-hardened 0.18 μm bulk silicon CMOS process (Rad-Hard by Process: RHBP) is optimized by layout and ion implantation design. The effects of gate length, DCGS and ESD ion implantation of GGNMOS on discharge current density and lattice temperature are studied by TCAD and device simulation. The size of DCGS, multi finger number and single finger width of ESD verification structures are designed, and the discharge capacity and efficiency of GGNMOS devices in ESD are characterized by TLP test technology. Finally, the optimized GGNMOS is verified on the DSP circuit, and its ESD performance is over 3500 V in HBM mode.     

0．13μm GGNMOS管的ESD特性研究

当ESD事件发生时,栅极接地NMOS晶体管是很容易被静电所击穿的。NMOS器件的ESD保护机理主要是利用该晶体管的骤回特性。文章对NMOS管的骤回特性进行了详细研究,利用特殊设计的GGNMOS管实现ESD保护器件。文章基于0．13μm硅化物CMOS工艺,设计并制作了各种具有不同版图参数和不同版图布局的栅极接地NMOS晶体管,通过TLP测试获得了实验结果,并对结果进行了。分析比较,详细讨论了栅极接地NMOS晶体管器件的版图参数和版图布局对其骤回特性的影响。通过这些试验结果,设计者可以预先估计GGNMOS在大ESD电流情况下的行为特性。     

深亚微米CMOS电路多电源全芯片ESD技术研究

深亚微米CMOS电路具有器件特征尺寸小、复杂度高、面积大、数模混合等特点,电路全芯片ESD设计已经成为设计师面临的一个新的挑战。多电源CMOS电路全芯片ESD技术研究依据工艺、器件、电路三个层次进行,对芯片ESD设计关键点进行详细分析,制定了全芯片ESD设计方案与系统架构,该方案采用SMIC0.35μm 2P4M Polycide混合信号CMOS工艺流片验证,结果为电路HBM ESD等级达到4 500 V,表明该全芯片ESD方案具有良好的ESD防护能力。     

ESD保护栅结构20V N沟道沟槽VDMOSFET设计

文章主要研究了低压ESD保护栅型沟槽VDMOSFET的设计制造方法.首先简要分析了沟槽VDMOSFET的结构、工作原理以及ESD保护结构的理论实现.基于20V N沟道设计的主要参数指标,给出了具体的外延规格、终端结构、版图、工艺流程等主要设计点.在流片的分片单中对沟槽深度、栅氧厚度、P-阱注入剂量以及ESD-poly注...     

基于有限元法的12μm微测辐射热计单元设计

基于多物理场有限元分析与理论计算相结合的方法,采用Intellisuite软件完成了12μm×12μm微测辐射热计结构的设计与仿真,具体工作包括:单元结构二维版图及工艺流程设计和单元结构三维精确建模,结合实际MEMS结构的材料参数,进行了电学与热电耦合多物理场有限元仿真模拟分析。通过仿真优化获得探测单元的主要热电参数、响应时间和响应率,分别为:热导4.31×10-8 W/K、热容2.69×10-10 J/K、电压响应率(未经后端读出电路放大)7 200V/W、热响应时间6.24ms。采用所提出的微桥设计仿真方法,可显著提高器件设计效率和设计精度,缩短研发周期,可满足超大规模小像元非致冷红外焦平面探测器的设计要求。