一个改进型CMOS电荷泵锁相环的设计

本文针对传统电荷泵电路的非理想效应,对CMOS锁相环中的电荷泵电路进行了改进,设计了一种采用电流控制技术的新型pump-up电荷泵.采用标准chartered 0.35um/3.3V模型,通过Cadence Spectre仿真,仿真结果显示,该锁相环有效地抑制了电荷共享和电流失配非理想特性的影响,消除了锁相环输出抖动,可稳定输出13.56MHz时钟信号,稳定时间小于11.2us,功耗小于 18mW.     

12管低相噪CMOS环形振荡器

提出了一种12管宽线性调谐范围低噪声低功耗的环形振荡器结构。电路设计采用0.18μm的标准CMOS工艺,电源电压为1.8V。SpectreRF仿真结果显示该环形振荡器在27.17MHz到2.062GHz的宽调谐范围内具有良好的线性度。在频率为900MHz、偏移频率为600kHz时,该环形振荡器的相位噪声为-111.1dBc/Hz,功耗为38mW。通过SpectreRF仿真与目前流行的环形振荡器进行比较,本文提出的环形振荡器结构简单、性能优越。     

2．4GHz低相位噪声CMOS负阻LC压控振荡器设计

为了有效降低工作于射频段的全集成CMOS负阻LC压控振荡器的相位噪声．介绍了利用电阻电容滤波技术对振荡器相位噪声的优化,并采用Chartered 0．35μm CMOS标准工艺设计了一款全集成CMOS负阻LC压控振荡器,其中心频率为2.4GHz,频率调谐范围达到300MHz,在3．3V电压下工作时,静态电流为12mA,在偏离中心频率600kHz处,仿真得到的相位噪声为-121dBc／Hz。该设计有效地验证了电阻电容滤波技术对相位噪声的优化效果,并为全集成低相位噪声CMOS负阻LC压控振荡器的设计提供了一种参考电路。     

DSP内嵌PLL中的CMOS压控环形振荡器设计

介绍了一种用于DSP内嵌锁相环的低功耗、高线性CMOS压控环形振荡器.电路采用四级延迟单元来获得相位相差90.的正交输出时钟,每级采用调节电流源大小,改变电容放电速度的方式.基于SMIC 0.35μm CMOS工艺模型的仿真结果表明,电路可实现2MHz至90MHz的频率调节范围,在中心频率附近具有很高的调节线性度,且总功耗仅为3.5mW.     

可编程控制移相器设计与实现

本论文主要研究了锁相环的特性,得出通过加入控制电压,可以得到不同的移相信号.然后将原始信号和输出信号与移相后的信号通过鉴相器来比较,将比较结果通过MCU辨别是否达到要求;若没达到要求就将输出信号继续输入移相,直到达到要求后再停止.其中锁相环是用到74HC4046,它是一个集成的低功率锁相环,其中集成了一个VCO,三个鉴相器.通过74HC4046和辅助电路的设计来实现一定范围的移相.     

一种CMOS电流饥饿型环形压控振荡器

设计了一种基于CSMC的0.5μm工艺的电流饥饿型环形压控振荡器。仿真工具采用Cadence Spectre,仿真结果表明,振荡器相位噪声达到了-105.432dBc/Hz@1MHz。     

一种低相噪CMOS环形振荡器设计

设计了一种带有正交输出,频率为900MHz的两级低相噪环形振荡器,电路设计采用0.18μm CMOS工艺,电源电压为1.8V.环形振荡器的调谐范围随控制电压从0V的1460MHz到电源电压1.8V的720MHz发生变化,并且具有较好的线性度.在频率为900MHz、偏移载波频率为600kHz的情况下,环形振荡器的相位噪声为-108dBc/Hz,功耗为18mW.在与其它环形振荡器的比较中,yynw环形振荡器显示了较好的性能参数.     

一种具有低电源敏感度的高速CMOS压控振荡器

给出了一种低电源敏感度的高速CMOS压控振荡器设计,在延时单元中引入正反馈结构以补偿电源电压变化对输出频率的影响,在TSMC0.25μmCMOS工艺参数下使用Hspice仿真表明,电源变化1%引起的输出频率变化小于0.7%,整体振荡器的输出频率范围为2.01GHz-2.75GHz。     

一种用于GPS波段的低相噪VCO设计

设计了一种工作频率为1.8 GHz的低相噪频率可调的LC压控振荡器电路。该压控振荡器采用AMOS管作为变容二极管,提高了频率的调谐范围。为了降低电路的相位噪声,设计中采用了PMOS顶部偏置电路代替底部的NMOS偏置电路,并在电路中串联了一个大电容以滤除电路中的高频噪声。仿真测试结果表明,该电路在1 MHz频偏时其相位噪声为-116.5 dBc/Hz。     

用集总LC元件的VCO构成155.520MHz锁相时钟频率源

介绍了一种用MAX2620构建的窄带压控振荡器(VCO),在此基础上介绍其与锁相环芯片Q3236一起构建SDH专用的155.520MHz点频锁相式时钟源的设计方案。该时钟源具有低噪声、高稳定性等特点,并且成本低廉,具有良好的应用前景。     

A 10 GHz multiphase LC VCO with a ring capacitive coupling structure

A multiphase LC voltage-controlled oscillator(VCO) with a novel capacitive coupling CL ladder filter structure is proposed in this paper and this 10 GHz eight-phase VCO is applied in clock and data recovery(CDR) circuit for 40 Gb/s optical communications system.Compared with the traditional eight-phase oscillator,this capacitive coupling structure can decrease the number of inductors to half and only of four inductors.The VCO is designed and taped out in TSMC 65 nm CMOS technology.Measurement results show the phase noise is 105.95 dBc/Hz at 1MHz offset from a carrier frequency of 10 GHz.The chip area of VCO is 480 μm×700 μm and the VCO core power dissipation is 4.8 mW with the 1.0 V supply voltage.     

24GHz高线性低功耗CMOS混频器的设计

采用一种新颖的前馈补偿差分跨导结构和LC-tank折叠共源共栅技术设计了一种适用于汽车防撞雷达系统前端的24 GHz高线性低功耗CMOS下变频混频器,详细分析了Gilbert单元混频器的线性度指标和其优化技术。该混频器工作电压为1.8 V,射频信号为24.0 GHz,中频信号为100 MHz,采用TSMC 0.18μm RF CMOS工艺实现了电路仿真和版图的设计,仿真结果表明:该混频器IIP3可达4 dBm,增益为-9.2 dB,功耗为5.7 mW。     

2.42 GHz宽带低相噪LC压控振荡器的设计

采用一种基于开关电容阵列(SCA)和电压、电流滤波相结合的电路结构,设计了一个宽调谐范围低相位噪声的互补交叉耦合型LC压控振荡器。利用ADS仿真软件对电路进行仿真,达到了宽调谐、低相位噪声、低功耗的要求。     

一种高动态USB应答机的设计与实现

为了同时满足高动态USB应答机动态性能和跟踪精度两方面的需求,提出了一种FFT频率引导、FLL辅助PLL的载波捕获跟踪方案,详细设计了环路滤波器的结构和参数,分析了环路带宽、载噪比对载波频率跟踪和载波相位跟踪性能的影响,并介绍了相关硬件结构。根据此方案研制的应答机,经动态模拟试验检验,其动态范围已达±120kHz,多普勒频移一次变化率32kHz/s,二次变化率200Hz/s2,初始捕获时间小于1s。     

锁相环中鉴相器结构特点及其与压控振荡器的关键使用技术

以锁相环(PLL)中重要的IC为例,介绍了片内鉴相器不同类型的结构特点,分析了常用鉴相器(PC)的"死区"以及压控振荡器(VCO)与鉴相器之间的相互干扰原因,并从实际出发提出了相应的改进措施。最后,还提出了有关扩展压控振荡器的频率范围和改善其控制电压的关键技术。     

Design of a 4.2–5.4 GHz differential LC VCO using 0.35 μm SiGe BiCMOS technology for IEEE 802.11a applications

In this paper, a 4.2–5.4 GHz, ?Gm LC voltage controlled oscillator (VCO) for IEEE 802.11a standard is presented. The circuit is designed with AMS 0.35 μm SiGe BiCMOS process that includes high‐speed SiGe Heterojunction Bipolar Transistors (HBTs). According to post‐layout simulation results, phase noise is ?110.7 dBc/Hz at 1 MHz offset from 5.4 GHz carrier frequency and ?113.4 dBc/Hz from 4.2 GHz carrier frequency. A linear, 1200 MHz tuning range is obtained from the simulations, utilizing accumulation‐mode varactors. Phase noise was also found to be relatively low because of taking advantage of differential tuning concept. Output power of the fundamental frequency changes between 4.8 dBm and 5.5 dBm depending on the tuning voltage. Based on the simulation results, the circuit draws 2 mA without buffers and 14.5 mA from 2.5 V supply including buffer circuits leading to a total power dissipation of 36.25 mW. The circuit layout occupies an area of 0.6 mm² on Si substrate, including DC and RF pads. © 2007 Wiley Periodicals, Inc. Int J RF and Microwave CAE, 2007.     

小型无人机发动机参数监测发射机的设计与实现

为监测无人机发动机在空中的工作状态,需要通过无线信道把发动机缸体温度、油压、油耗以及发动机声音等参数传回地面的监测站,因此有必要研制一种低成本、小型化的下行传输链路;介绍了基于ADFT020-1单片收发芯的发射机设计方法,通过对间接锁相调频相位传输模型的理论分析,建立了间接调频发射机的设计方案;经过搭载无人机进行动态飞行验证表明,设计的发射机完全能准确地把发动机各种参数和声音传输到地面监测站,可推广应用于其它数据传输系统中.     

10-26GHz CMOS六位数控衰减器设计与实现

为了使衰减器更好的适应相控阵系统对高集成度波束赋形电路的应用需求。基于55nm CMOS工艺,设计了一款具有低插入损耗、低附加相移特性的六位数控衰减器,该数控衰减器采用桥T和π型衰减结构级联而成,在10-26 GHz频率范围内实现步进为0.5dB、动态范围为0-31.5 dB的信号幅度衰减。为减小插入损耗,NMOS开关采用悬浮栅和悬浮衬底连接方式,同时采用了电容补偿网络和电感补偿以有效降低附加相移。仿真结果表明,在10-26GHz的频带范围内,该数控衰减器的插入损耗小于-7dB,输入/输出回波小于-10dB,附加相移小于±3°,所有衰减态的衰减误差均方根小于0.8dB,芯片的核心电路面积为0.36 mm×0.16 mm。