多晶电阻工艺监控与影响因素研究

首先介绍了多晶电阻在线监控和工艺控制模块(PCM)监控的两种方法:四探针法和范德堡法,并解决了四探针法在线监控方法多晶电阻波动大的问题;针对生产过程中遇到的多晶电阻偏小问题,通过扫描电镜分析发现多晶晶粒明显偏大,通过对多晶淀积速率的分析确定多晶速率越小,多晶淀积晶粒越大,根据多晶导电理论可知多晶晶粒大,晶粒间界变小,晶粒间界杂质俘获变少,多晶掺杂浓度转化为载流子的比例变高,因此多晶电阻变小。最后根据工程实践列举了影响多晶淀积速率的两大主要因素为多晶淀积温度和多晶炉管维护次数,为保证多晶淀积速率稳定,多晶炉管维护次数尽量少于6次,同时需要对多晶淀积温度进行控制。     

离子注入的方块电阻规范

本文给出了制备离子注入的规范参考样品（SRM）的方法。这将为离子注入设备及测试设备的检测和验证提供可靠的手段，规范参考样品应该是硅片，硅片经由特定的杂质，确定的能量和剂量注入，且其平均方块电阻和均匀性都有明确的说明。这里提到的规范阐明了许多协作组织的工作经验，同时回顾了已往的研究成果。并考虑来自注入机厂商和使用厂家的结果。最后给出了在工艺过程中对各种重要参数起关键作用的灵敏度曲线的制备方法。     

钨化学气相淀积工艺方块电阻均匀性的研究

钨化学气相淀积因为其在接触孔/通孔填充中出色的台阶覆盖能力而在半导体工业中被广泛应用,在量产中经常会出现监控片的方块电阻均匀性超规格。本文主要研究了加热器、气体输送、氟化铝、机械传片定位、真空微漏等因素对方块电阻均匀性的影响,特别周期性等离子清洗产生的氟化铝对晶圆边缘的抑制反应是影响腔体维护频率的主要原因,并提出改善均匀性的有效办法。     

Trench VDMOS制造流程中多晶相关工艺问题研究

Trench VDMOS的制造流程中,要进行多晶的淀积、回蚀、清洗,其效果的好坏会直接影响到器件的电学参数,诸如Vth、Igss等。在淀积工艺中,要重点控制沉积速率、炉管清洁周期,防止产生沟槽内多晶膜层出现缝隙以及沟槽外多晶层出现凸起。在回蚀工序,要重点控制刻蚀反应物,防止造成多晶残留。清洗工序,通过选择不含水分的溶剂,避免大量水痕缺陷的产生。     

溅射和激光淀积的ZnO多晶薄膜的结构和发光性质

我们分别通过直流反应溅射及脉冲激光淀积法制备了ZnO多晶薄膜。X射线衍射结果显示出薄膜的c轴取向。原子力显微镜证实薄膜的多晶结构。两种方法制备的ZnO在光子激发下都发射较强的带边荧光。绿色荧光未被观察到。激光淀积在(001)硅表面的ZnO的发光源自“自由激子”辐射。激光淀积在(0001)氧化铝晶体表面的ZnO的发光机制则在相当宽的激发强度范围内都呈现出电子．空穴等离子体(electron-hole plasma)的复合特性。     

PECVD多晶金刚石平面薄膜场发射特性

以n-Si为衬底，用PECVD方法淀积了多晶金刚石薄膜。采用以金刚石薄膜为阴极的二极管结构测试了场发射特性，在6V/μm的电场下，场发射电流为5μA。研究了场发射的有效势垒随外加电场的变化，发现在有效势垒随外电场变化的曲线中存在一段平台。从理论上对这种现象进行了研究，分析了电子从Si衬底注入金刚石薄膜的方式，认为有效势垒的平台是由于缺陷能级在金刚石禁带中分布不均匀所致，并由此建立了在注入限制情况下多晶金刚石薄膜的场发射模型。根据模型计算得到有效势垒的理论曲线与实验曲线，反映了相同的变化规律。     

LPCVD制备二氧化硅薄膜工艺研究

采用TEOS源LPCVD法制备了SiO2薄膜,采用膜厚仪对薄膜的厚度进行测试.通过不同条件下SiO2薄膜的厚度变化,讨论了TEOS源温度、反应压力及反应温度等工艺条件对淀积速率和均匀性的影响.结果表明,在40℃,50 Pa左右,淀积速率随TEOS源温度、反应压力基本呈线性增大.通过多次试验改进,提出了SiO2膜淀积的典...     

LPCVD淀积LTO工艺研究

集成电路集成度的提高,特别是等离子刻蚀工艺的广泛应用,对LPCVD淀积的二氧化硅薄膜的质量,提出了更高的要求。分析了LPCVD系统的气体弥散管和石英笼罩舟的结构及其对改善LTO膜均匀性的作用,研究了腔室压力和反应气体流量比对LTO薄膜均匀性的影响。     

LPCVD氮化硅薄膜工艺研究

氮化硅薄膜在半导体器件制造、薄膜加工、MEMS中有着广泛的应用。利用低压化学气相淀积（LPCVD）技术,在800℃温度下,不同的工艺气体流量比生成的氮化硅薄膜,其薄膜成份中的硅氮比会有不同,造成薄膜特性也不同。通过测试氮化硅薄膜在缓冲腐蚀液（BOE）中的腐蚀速率,来推定氮化硅所含硅氮成分,寻找出适合生产的最佳工艺条件。     

热壁LPCVD设备TEOS工艺炉管的使用与维护

通过介绍热壁LPCVD的TEOS工艺淀积SiO2薄膜的原理,分析了在淀积薄膜的过程中经常遇到的薄膜均匀性等方面的问题。重点分析了硅片中心与石英管轴心所处的相对位置对片内薄膜均匀性的影响关系、石英舟的位置以及恒温区的温度控制对片间均匀性的影响关系,并详细地分析、给出了具体的调整方法。对于该工艺炉管在实际的使用过程中经常遇到的一些故障现象,分析了产生故障的原因并提出了解决方法。最后对TEOS工艺炉管在日常使用过程中的保养和维护给出了一些建议。     

热环境对微机械多晶硅薄膜电阻电特性的影响

将 CMOS工艺和微机械加工技术相结合 ,制作出悬空式微桥支撑、薄膜支撑以及无悬空结构的微机械多晶硅薄膜电阻。通过对样品的电阻温度系数 ( TCR)和电流 ( I) -电压 ( V)特性的测量 ,研究了热隔离程度、工作气压等热环境对多晶硅薄膜电阻电学特性的影响程度     

厚多晶硅膜饱和掺杂工艺研究

文章主要介绍了通过对厚多晶硅膜进行饱和掺杂来制作低阻值多晶电阻的方法。分析了多晶硅掺杂扩散模式,其中A类扩散模式能够得到较低的多晶电阻。要使杂质以A类扩散模式掺入多晶硅中,需要采用炉管扩散的方式进行长时间的掺杂。受杂质固溶度影响,一定厚度的掺杂多晶硅电阻值是无法无限制降低的,要制作低阻值多晶电阻,需要淀积厚多晶硅薄膜。文章选择炉管扩散的方式,进行低阻值的多晶硅薄膜制作,并通过实验,证实该方法可以得到稳定、均匀、低阻值的多晶硅方块电阻。     

异质结n+多晶硅/n型4H-SiC欧姆接触的制备

从理论和实验的角度研究了n型4H-SiC上的多晶硅欧姆接触.在P型4H-SiC外延层上使用P+离子注入来形成TLM结构的n阱.使用LPCVD淀积多晶硅并通过P+离子注入及扩散进行掺杂,得到的多晶硅方块电阻为22Ω/□.得到的n+多晶硅/n-SiC欧姆接触的比接触电阻为3.82×10-5Ω·cm2,接触下的注入层的方块电阻为4.9kΩ/□.对n+多晶硅/n-SiC欧姆接触形成的机理进行了讨论.     

异质结n＋多晶硅/n型4H-SiC欧姆接触的制备

从理论和实验的角度研究了n型4H-SiC上的多晶硅欧姆接触.在P型4H-SiC外延层上使用P 离子注入来形成TLM结构的n阱.使用LPCVD淀积多晶硅并通过P 离子注入及扩散进行掺杂,得到的多晶硅方块电阻为22Ω/□.得到的n 多晶硅/n-SiC欧姆接触的比接触电阻为3.82×10-5Ω·cm2,接触下的注入层的方块电阻为4.9kΩ/□.对n 多晶硅/n-SiC欧姆接触形成的机理进行了讨论.     

微机械多晶硅薄膜热敏电阻特性研究

将１．５ μｍ ＣＭＯＳ工艺和各向异性腐蚀工艺结合,制作出电阻温度系数为１．１×１０－ ３·°Ｃ－ １的微机械多晶硅薄膜电阻。理论分析了多晶硅薄膜结构对多晶硅薄膜电阻率的影响,对电阻样品的室温电阻、电阻温度系数、电压－电流特性及恒定直流功率负荷下电阻随负荷时间的变化进行了测量和研究     

多晶硅还原炉倒棒原因探讨

多晶硅生产过程中的倒棒现象将给多晶硅生产企业带来巨大的经济损失和安全风险.通过对多晶硅生产中还原炉倒棒现象的总结分析,发现还原炉系统设备自身问题、硅芯质量及安装缺陷和硅棒生长中的工艺控制不当是造成还原炉发生倒棒的主要原因,通过优化还原系统设备、提高安装操作水平等措施控制和预防还原炉的倒棒问题.     

多晶硅薄膜晶体管kink效应的建模

从kink效应产生的物理机理出发,介绍了目前国内外研究多晶硅薄膜晶体管kink电流所采用的两种主要方法.一种是基于面电荷的方法,另一种是基于求雪崩倍增因子的方法.kink效应具体表现为器件在饱和区跨导和漏电流的显著增加.在数字电路中,kink效应会引起功耗的增加和开关特性的退化;而在模拟电路中,kink效应将降低最大增益和共模抑制比.因此,多晶硅薄膜晶体管kink效应的研究对液晶显示的发展具有重大意义.     

LPCVD系统淀积多晶硅薄膜的发雾分析

叙述了采用LPCVD系统淀积多晶硅薄膜的机理,分析了在淀积多晶硅薄膜过程中引起发雾的因素,指出了保持LPCVD系统的洁净能有效消除在淀积多晶硅薄膜过程中出现的发雾现象.     

基于物理并适用于电路仿真的多晶硅薄膜晶体管薄层电荷模型

本文利用薄层电荷理论,建立了一个基于表面势的、物理的多晶硅薄膜晶体管(Polysilicon Thin-Film Transistors,poly-Si TFTs)的电流模型,且该模型适用于电路仿真.推导了 poly-Si TFTs 表面势的近似解法,该求解法非迭代的计算大大地提高了计算效率,且精确度高并得到实验验证.基于物理的迁移率方程考虑了晶界势垒高度,和由于声子散射与表面粗糙散射引起的迁移率退化.基于 Brews 的薄层电荷模型和上述非迭代计算表面势,本电流模型同时考虑了漏致势垒降低(DIBL)效应、kink 效应和沟道长度调制效应.对不同沟长的器件实验数据比较发现,提出的模型在很广的工作电压内与实验数据符合得非常好.同时本模型的所有方程都具有解析形式,电流方程光滑连续,适用于电路仿真器如 SPICE.     

CCD栅介质工艺对多晶硅层间介质的影响

CCD多晶硅交叠区域绝缘介质对成品率和器件可靠性具有重要的影响.采用扫描电子显微镜和电学测试系统研究了CCD栅介质工艺对多晶硅层间介质的影响.研究结果表明:栅介质工艺对多晶硅层间介质形貌具有显著的影响.栅介质氮化硅淀积后进行氧化,随着氧化时间延长,靠近栅介质氮化硅区域的多晶硅层间介质层厚度增大.增加氮化硅氧化时间到320 min,多晶硅层间薄弱区氧化层厚度增加到227 nm.在前一次多晶硅氧化后淀积一层15 nm厚氮化硅,能够很好地填充多晶硅层间介质空隙区,不会对CCD工作电压产生不利的影响.