新一代的IRIG-B码时统终端的设计

本文针对测控系统中的时统终端，论述了一种IRIG—B格式时间交流码(ac)的数字解调技术，提出了一些新方法来增强IRIG—B码解调的适应能力。     

IRIG—B格式时间码解码接口卡电路设计

IRIG-B格式时间码（简称B码）为国际通用时间格式码,用于各系统的时间同步。“B码解码接口卡”为EISA（或ISA）总线接口卡,将标准时统设备送来的IRIG－B（DC）码,解码出时、分、秒,并加入毫秒信息,送入主计算机,以校准本机的系统时间。本文给出以单片机为核心的“B码解码接口卡”电路设计和板内程序流程。     

高精度IRIG-B码对时解码模块的设计与实现

IRIG2B DC码为国际通用时问格式码,以其实际优越性能,成为对时设备首选的标准码型,用于变电站各系统之间的时间同步.笔者对IRIG-B码的格式作了详细介绍,并给出了系统部分硬件组成和软件编程图.     

通用嵌入式串行时间码采集系统设计

时间信息的采集和处理在现代的各种电子计算系统中都有着关键的作用。针对美国靶场仪器组(IRIG)串行时间码规范较多,格式多变的特性造成的其他时码采集系统硬件兼容性较差的问题,设计了一种兼容各种格式IRIG串行时间码的通用型采集和解析系统。该采集系统使用硬件和软件分层解析的方法实现了对各种IRIG码的通用化处理,并采用内部计数器、定时器等手段提高了系统的硬件计时精度、实时性和容错特性。应用结果表明,相对其他IRIG码采集电路,该系统在通用性和可扩展性上都有了很大提升,并且将计时时间精度从秒级和毫秒级提高到了纳秒级。该系统适用于各种有时间信息采集和实时处理需求的嵌入式应用场合。     

基于PCIe总线的B码解码卡的设计与实现

针对计算机时间同步需求,设计了一种基于PCI Express(PCIe)总线的IRIG-B码(B码)解码卡,该板卡接收外部B码信号并解调出B码时间信息,通过PCIe总线将B码时间信息传递给计算机进而完成计算机时间同步.测试结果表明,计算机能够同步到B码时间,且B码解码精度优于100 ns,能够满足多数应用需求.     

一种用于网络同步的授时时统设计与实现

针对众多领域的网络用户在组网时对高精度时间同步的需求,介绍了授时时统以及B码、NTP、PTP的基本原理,设计实现了一种用于网络时间同步的授时时统,并利用专业测试仪器完成了授时精度实验验证。实验结果表明:授时时统具有毫秒级到纳秒级的授时精度,可以为网络用户提供B码、NTP、PTP等高精度的授时服务,特别为距离较远的分布式用户提供了实现远程组网时间同步的可行手段。     

CDMA扩频通信同步系统的FPGA设计与实现

介绍了一种CDMA扩频通信同步系统,并用Gold码作为扩频序列,利用其良好的相关性进行扩频和解扩,采用滑动相关法使发送端的Gold码和接收端的Gold码达到初始同步,并给出了该系统的FPGA器件实现方法,最后用QuartusⅡ4.1开发软件进行了仿真验证。结果表明,该系统实现方法简单,硬件实现复杂度低,大大节省了FPGA内部资源。     

无线传感器网络高精度硬件时钟同步方法

为实现无线传感器网络高精度的时间同步功能,提出一种基于Zigbee技术的硬件时钟同步方法。采用跨层思想提取接收信号强度指示值信号作为同步触发信号,设计复杂可编程逻辑器件的硬件电路时钟模块实现计时,并配合软件算法完成整个网络的时间同步,在保证低能耗和复杂度的基础上,提高时间同步精度。对同步精度进行理论研究和测试分析,结果表明,该方法可使系统节点间达到10μs级的时钟同步精度,满足多数无线传感器网络要求。     

基于IRIG-A码输出的超小型GPS时钟设计

IRIG码是一种通用的国际标准传输码,广泛应用于时统设备之间的时间通信。本时钟设计采用微控制器,依据GPS时钟信号对本地晶振进行频率测量,根据测量结果实时调整时间单元的匹配计数值和控制IRIG时间码的输出;同时微控制器内部建立一张实时的温度频率表,以供在GPS失步的情况下使用。该系统具有体积小、自适应处理能力强的特点。     

基于修正码片波形的DS-UWB系统同步算法研究

提出一种基于修正码片波形自相关方案的DS-UWB系统同步算法;首先利用并行相关器组,采用等间隔码片波形能量累积的方法来修正本地相关码片波形模板首先获得系统的码片同步,然后在已知码片同步的基础上利用PN码滑动相关捕获方法获得系统的PN码同步;仿真结果表明,在系统用户数为5,扩频增益为9时,算法的同步时间为2.5μs,与"多径超宽带系统同步时间在ms级"的结论不同,该算法能够实现μs级的同步;该方法是一种能够适应UWB多径信道环境的行之有效的DS-UWB系统同步捕获算法。     

MSP430F149在IRIG-B码解码中的应用

MSP430系列单片机是一种16位的单片机,具有集成度高、超低功耗等优点;MSP430F149的ADC12模块支持快速的12位A/D转换,并带有采样保持电路,具有内部参考电压发生器,将其应用在IRIG-B码(AC码)的解调中,IRIG-B码是标准时间码格式之一,广泛地应用于靶场时间信息的传递和各系统的时间同步;详细介绍了自动增益电路和解码电路的硬件设计和IRIG-B码数字解调技术的原理及方法;MSP430的软件采用C语言编写,使程序有很强的可移植性;结果表明,该系统运行稳定,同步精度高,具有较强的抗干扰能力和实际应用价值.     

电网时钟系统的北斗/GPS双模同步技术研究

现代电力系统覆盖范围广,各种系统和自动化装置都要求严格的时钟同步;目前应用于我国电网中的时间同步技术主要是基于美国全球定位系统(GPS)的卫星授时;从电网的安全性和稳定性出发,对基于北斗/GPS双模授时的时间同步技术进行了研究,设计了采用多同步源自适应同步技术,北斗、GPS和本地高稳恒温晶体振荡器(OCXO)互为热备的时间同步系统;该系统时间同步精度优于±0.1μs,守时精度优于1 μs/min,符合电网时间同步系统技术要求,具有一定的实用价值和推广应用价值.     

基于游标法的时统IRIG-B(DC)码的数字传输技术

介绍了游标法代码变换的原理,分析了信号畸变对同步精度的影响以及时钟插入与封锁的作用,给出了利用FPGA实现时统IRIG-B(DC)码数字传输技术的方法。     

基于MAXII570的高精度同步时钟信号在分布式录波器中的实现

同步时钟信号是分布式录波器系统任务顺利完成的关键。介绍一种利用可编程CPLD器件实现性能优良的分布式同步信号源。通过高度集成,将IRIG-B(DC)解码器以及系统的各种同步逻辑电路集成在一个MAXII570芯片中,构成一个高精度同步系统,从而达到最佳同步效果。     

局域网环境的网络时间协议性能测试

网络时间协议(NTP)能够实现多节点时间和频率同步,具有简单、经济和高效等特点,但在性能测试方面的相关研究不多,使得在实际系统中是否采用NTP时缺乏参考数据。针对这一问题,开展了局域网环境下的NTP性能测试,分析了系统负载和网络负载对NTP性能的影响。在实际系统中,通过比较IRIG-B时码卡和GetLocalTime Windows API返回的时间,近似获取了计算机基准时钟信号的频率偏差,该误差值与NTP测算的结果基本一致,表明本地一级NTP服务器时间同步和频率同步性能良好。     

基于GPS的IRIG-B直流码编码器设计

以CPLD可编程逻辑器件作为主功能芯片,设计了IRIG-B直流码编码器的总体结构.采用状态机解析GPS码流的时间信息,用VHDL硬件描述语言设计CPLD内部硬件电路,经过编译和仿真得到正确的的IRIG-B直流码波形.最后,设计并制作了IRIG-B直流码编码器的硬件电路,得到了结构简单、功耗低、经济廉价的IRIG-B编码器.     

航空发动机FADEC系统双机时钟级同步技术研究

随首航空发动机控制技术的发展,全权限数字电子控制（FADEC）系统的可靠性设计变得越来越重要;在FADEC系统中,同步设计对于提高航空发动机全权限数字式电子控制器的可靠性具有重要的意义;为了解决如何在FADEC系统中实现双机时钟缓同步设计,简要的分析了应注意的问题;随限介绍了设计中采取软硬件相结合来同步两计算机实时时钟的基本方法,在实践中证明了该方法是行之有效的。     

基于Nios Ⅱ处理器的B码解调设计

针对国内试验靶场对时统终端硬件结构的复杂性,从工程实施的角度改进原有时统终端码解调设计和控制方案。在严格遵循国军标中时统终端性能指标的前提下,对系统的设计进行硬件结构的简化和控制器的改进。实现时统终端基于FPGA中NiosⅡ嵌入式处理器软核的集成化设计,完成IRIG-B(DC和AC)码解调。     

基于卫星共视法的电网时频测量及同步技术

时间同步对电网的安全和管理有着重要影响,如何准确可靠地同步电网时间值得研究。为此,提出利用卫星共视技术进行电网时间频率的远程校准、进而实现电网时间同步的方法。首先,提出电力系统的四级时间频率溯源体系,明确了电网时间频率溯源关系。其次,研究建立了可以满足卫星共视要求的时间频率计量标准装置,依托标准装置,将卫星共视技术应用于电力系统时间频率远程校准中,利用卡尔曼滤波算法去除干扰,并分析了基于卫星共视技术的电网时间频率同步方法。为定量评价提出方法的有效性,研究了采用提出的方法进行溯源时的时间不确定度和频率不确定度。实验及分析结果表明,提出的方法可以实现时间频率量值的高精度远程传递,从而保障电力系统中的时间同步。