共查询到10条相似文献,搜索用时 15 毫秒
1.
USB中的CRC校验原理及其Verilog HDL语言实现 总被引:4,自引:0,他引:4
在数据和控制信息中加上循环冗余码是通用串行总线(USB)协议中一个重要的错误检测措施。接收端通过进行循环冗余校验(CRC),可以检测包在传输过程中是否发生损坏。硬件描述语言Verilog HDL常用于数字电子系统性设计,设计者可用它进行各种级别的逻辑设计。介绍了循环冗余码基本原理、USB协议中的循环冗余校验以及CRC校验的串、并行设计和Verilog HDL代码实现。 相似文献
2.
对循环冗余校验的研究及应用大多集中在错误检测,很少应用其纠错功能。IEEE802.11 标准中使用CRC码
对接收的信息帧进行错误检测。在介绍生成CRC码的基本方式的基础上,论文详细分析了纠正信息帧中单比特错误的方法。 相似文献
3.
4.
5.
本文从理论上系统的研究了循环冗余校验(CRC)码的原理和性质,解决了在实际应用中经常碰到的如何设置寄存器的初始值及如何选取生成多项式的问题;同时,通过分析不同长度下算法的性能差异提出了CRC算法对校验数据的长度没有限制的观点。最后,提出了CRC逆运算的概念。 相似文献
6.
基于C8051F的CRC校验算法的实现 总被引:1,自引:0,他引:1
介绍了CRC(循环冗余码校验)原理及集成混合信号片上系统单片机C8051F的新特性,推导获得以字节为单位的数据序列CRC码递推算法,利用C8051F单片机的自带CAN2.0B总线接口控制器可以很方便的组成基于网络通信的智能仪器测控系统,给出了应用C8051F的CAN2.0B总线接口通信时的CRC码运算实例,此算法完全可以满足工业测控系统实时性的需要。 相似文献
7.
为了实现高速融合网络数据传输中的差错控制,针对现有循环冗余校验码(CRC)计算速度难以进一步提升的问题,提出了一种用嵌套CRC码实现高速数据差错控制的方法,并在Xilinx公司的FPGA芯片上进行了实现。该嵌套CRC码由多个通道的传统CRC码并行计算器同步计算得到,可大幅度提升差错控制码的生成速度,并通过不同计算通道的组合,支持多种流量的差错控制。最后分析了嵌套CRC码的计算性能以及差错控制能力,并提供了设定嵌套次数、通道数以及计算通道并行计算位数的依据。 相似文献
8.
9.
循环冗余码校验CRC是常用的重要校验方法之一。AVR高速嵌入式单片机功能强大,在无线数据传输应用方面具有很大优势。本基于Atmegal28高速嵌入式单片机,实现32位CRC校验码的直接生成法和查表生成法;根据实验结果,分析两种方法的特点。 相似文献