一种ATE测试向量时序优化算法

介绍了自动测试设备(ATE)测试信号合成的基本原理,讲述了ATE测试时序的结构和特点,分析了VCD(Value Change Dump)文件的语法结构和特点,提出了一种ATE测试时序优化算法,包括VCD时间沿的修剪和分辨率降低原则.经过时序优化算法处理的VCD文件,在进行测试向量转换时,生成的测试时序中,定时沿的数量得...     

基于ATE的SerDes功能测试技术研究

随着半导体行业的发展,特别是传输接口的发展,人们对传输速度的要求越来越高,串化器/解串器（SerDes）技术正在取代传统的并行传输成为新型的高速串口接口的主流。SerDes高速串行接口电路接口复杂,性能要求严格,为保证电路正常生产测试,对SerDes电路功能测试技术研究非常必要。基于ATE测试机台,重点针对SerDes类型电路的功能测试方法进行了研究。     

基于ATE的可编程高集成度SIP芯片测试技术研究

随着可编程系统级电路的内部器件数量和规模的不断增长,SIP内部器件的可测性问题也变得越来越突出。提出了一种基于ATE的SIP测试方法,并对其FPGA、 DSP配置、功能调试和参数测试方法进行了介绍。该测试方法准确、系统、效率高,可以满足大部分可编程高集成度SIP电路的测试需求。     

航空装备测试性设计的发展及其在ATE中的应用

简要介绍了国内外航空装备测试性的发展情况,分析了地面检测设备测试性设计的必要性和重要性;并结合实际的工程研制,阐述了测试性在研制阶段中的设计、实施与验证过程。     

集成电路测试相关标准研究与探讨

重点研究了纯数字信号、混合信号和片上系统测试的一些问题及相关标准，阐述了各标准的作用，分析了这些标准在实际应用中存在的一些问题及其局限性。     

一种基于BFT型拓扑结构片上网络低费用测试方法

随着集成电路制作工艺的进步,多核与众核系统是片上系统的发展趋势.传统的二维网格(2D-mesh)型拓扑结构通信效率低、功耗高和时延长等缺点变得越来越明显.本文首先分析对比了几种常用拓扑结构在多核与众核情况下的性能,进而采用布线复杂度较低、性能较好的蝴蝶型胖树(BFT)拓扑结构来解决片上系统的设计和测试问题.随后,本文针...     

基于93000 ATE的高速高分辨率ADC动态参数测试

基于Verigy 93000 ATE,采用外挂高性能晶振和射频信号源的测试方案,实现了11位分辨率AD80141最高400 MHz输入信号的测试。结果表明,输入信号为140 MHz以下时,SNR测试值与目标值相差不到1 dB;输入信号为300 MHz、400 MHz时,SNR测试值分别达到59.46dB和57.03 dB。     

SOC的可测性设计

SOC(片上系统 )由于设计周期短、可重用性好、可靠性高等优点而被广泛应用。对于DFT(可测性设计 ) ,SOC的规模及复杂性带来了诸多挑战 ,如多时钟域问题、嵌入式模块的不同测试方法、引脚的有限性等等。文中将就这些问题结合实例讨论一种可配置的系统 DFT方法     

Verigy 93000 SoC测试系统及测试中偏置电流的实现

Verigy 93000 SoC测试系统是一个低成本、可扩展的单一测试平台,它是满足SoC全面发展需要的芯片测试系统解决方案.概括介绍了93000自动测试系统(ATE),并讨论了其偏置电流的实现方法.     

用AHP方法优化电子装备测试点的BITE与ATE分配

针对故障诊断中测试冗余、测试资源分配不合理的问题,首先用解析冗余关系(ARRs)优选出测试点;分析了影响测试资源选择的因素,用层次分析法(AHP)建立了评价指标集的递阶层次结构,确定了各指标的综合权重,最后用模糊综合决策方法实现了测试点的BITE与ATE分层优化,对提高电子装备的诊断能力、降低测试费用具有指导意义。     

Analysis of Test Application Time for Test Data Compression Methods Based on Compression Codes

We present an analysis of test application time for test data compression techniques that are used for reducing test data volume and testing time in system-on-a-chip (SOC) designs. These techniques are based on data compression codes and on-chip decompression. The compression/decompression scheme decreases test data volume and the amount of data that has to be transported from the tester to the SOC. We show via analysis as well as through experiments that the proposed scheme reduces testing time and allows the use of a slower tester. Results on test application time for the ISCAS'89 circuits are obtained using an ATE testbench developed in VHDL to emulate ATE functionality.     

数字ATE上内部示波器的实现

内部示波器是ATE测试设备上的一个调试工具模块,它的主要功能就是可以动态地显示ATE被测芯片某个输出管脚的实时波形,是ATE测试设备进入中高端市场必备的一个模块。对于测试工程师来说,在编写测试程序或者调试测试程序的时候,相对于外部示波器来说,内部示波器的优点是非常明显的。本文主要讨论了如何在数字ATE上实现内部示波器的功能,以及实现上的一些难点和波形优化的问题。     

ATE射频测试板低成本解决方案

近年来国内无线通讯市场发展迅猛,射频芯片的出货量也快速增长,射频芯片不同于其他SoC芯片,往往是市场周期短,更新速度快,这给芯片的量产测试带来挑战,ATE射频测试板作为测试的重要组件,成为制约测试开发和成本的最关键因素,ADVANTEST推出的低成本射频测试板兼顾了开发效率和测试成本的平衡性,给射频芯片的量产测试带来了...     

航空电子自动测试设备的开发与实现

简要说明了组建通用航空电子自动测试设备的基本要求和目标．描述了典型测试设备的应用现状．介绍了ATE测试设备的组成、PAWS软件平台的组成和体系结构,以及ATLAS语言的语言特征,探讨了用PAWS开发自动测试系统的方法,并举例详细说明了在测试程序集TPS开发中的资源描述和自动资源配置过程．展望了ATE的未来发展趋势．     

VCD仿真文件到93000 ATE测试文件转换分析

VCD仿真文件转为ATE测试文件,是ATE测试过程中的重要环节。本文介绍了VCD到93000 ATE测试文件的转换分析,文中采用主流转换方法,由VCD转为STIL,再由STIL转为ATE测试文件,对转换过程各重要环节进行深入分析,帮助ATE测试工程师对转换的理解,使转换后的测试文件更能满足93000 ATE测试要求。     

基于片外信号源的SoC低成本测试解决方案

随着SoC芯片集成度和复杂度的不断提高,其测试变得越来越复杂,测试成本也越来越高,如何降低过高的测试成本也逐渐成为研究的热点。卫星数字电视信道接收芯片作为机顶盒关键芯片之一,对低成本测试的要求也越来越迫切。文章针对某卫星数字电视信道接收芯片,通过分析该芯片的内部模块功能,采用片外信号源方法设计该芯片的低成本测试方案,并在自动测试系统T6575上实现。实际生产结果表明,该方法能极大降低芯片测试成本。     

电子装备数字电路板自动检测仪设计

摘要：针对某电子装备数字电路板设计自动检测仪,采用单片机＋FPGA的技术方案,包括信号发生、信号采集、与上位机的USB通信以及连接被测板的接插件四大模块。对不同测试对象输入输出间的差异具有柔性适应能力,无须手工配线,操作简单。由上位PC机驱动运行,测试过程自动化程度高,可在1min内完成单板故障检测。     

低成本高速射频电路自动测试系统的新挑战

随着无线通信市场的快速增长,大多数射频器件制造厂家正在经受着这一领域新出现的众多公司所带来的成本压力。为了寻找解决这一问题的方法,焦点便集中在减少总的加工成本,例如封装、组装以及最终的电气测试等方面。特别是功能测试便成为昂贵的自动测试系统(ATE)满足众多用户对器件质量和生产率要求所不可避免的需求。在这一方面,测试成本的减少便作为一个最大的难题来考虑。介绍了低成本高速射频器件自动测试系统的实现过程,它是一种比较好的减少测试成本的方法。在射频器件的测试中,实现高速、精确测量十分重要但又较困难。为解决上述这些问题,提出了高速和精密测量能力,它是通过16独立的射频部件以高速开关时间和高精度模数转换器采用产业标准与仪器模数扩展(VXI)和GPIB接口而实现的。此外,此系统具有四区测试能力,它能显著地提高器件的生产效率。