面向系统芯片的验证策略

随着集成电路的设计规模不断增大，芯片的验证工作变得越来越重要。文章首先回顾了一些常用的验证技术，然后分别讨论了SOC设计中所要进行的模块单独验证、芯片的全功能验证以及系统的软、硬件协同验证。     

面向CPU芯片的验证技术研究

CPU芯片规模大、复杂度高,在芯片设计的不同阶段进行多层次的验证,保证芯片的正确性非常关键。文章探讨了模拟验证、FPGA仿真、形式验证和静态时序分析等验证方法,提出了一种多级验证体系方法,实现CPU芯片的多层次验证,并成功地验证了自行设计的微处理器的正确性和兼容性。     

SOC设计验证讲述

本文论述了SOC正确性验证所使用的模拟，形式验证技术和静态验证技术等，并讨论了在设计过程中系统级、模块级、门级和物理级各个层次中的验证方法。     

基于断言语言SVA的设计验证方法

基于断言SVA的验证是一种有价值的主流验证技术。断言特别适合于描述时序特性和因果特性。作为Sys-tem Verilog的重要组成部分,SVA提供了丰富的断言指令,能有效地提高验证测试工作的质量和效率。在此,首先介绍断言验证语言SVA,通过与Verilog验证对比,说明SVA在时序特性和因果特性验证上的优势,证明基于断言的验证是SoC设计验证的一种有效方法,能够有效地提高验证效率。     

IC设计中时序约束的自动化传播方法

在集成电路（IC）设计的过程中,准确地对顶层与模块的时序进行约束是时序分析及时序收敛的重要保证。为了提高效率,该文提出了一种时序约束的自动化等效传播方法,该方法包括时序约束的向下传播和时序约束的向上传播。相较于传统的时序约束的手动传播,自动化实现能有效地避免因设计与时序迭代而带来的时序约束的手动传播工作,减少了设计时序约束的人力成本,从而加速时序收敛的迭代周期,提高时序迭代与时序收敛的效率并节约人力成本。从实验结果来看,该方法在测试用例与项目工程应用中均能准确地生成对应的时序约束,显著提高了时序约束设计的效率及自动化程度。     

基于多种EDA工具的ASIC设计

本文结合RISC—CPU实例，采用华虹NEC提供的0.35μm 3.3v的工艺库，介绍了利用多种EDA工具进行设计ASIC的实现原理及方法，其中包括设计输入、功能仿真、逻辑综合、时序仿真、布局布线、版图验证等具体内容。并以实际操作介绍了整个ASIC设计流程。     

超深亚微米数字集成电路版图验证技术

在超深亚微米工艺中,数字集成电路版图设计由以前简单的物理验证进入到复杂的版图验证阶段。版图验证包含时序验证、形式验证和物理验证。时序验证进行电压降分析和时序分析,确保时序收敛;形式验证进行两个网表的逻辑等效检查;物理验证进行可制造性、可靠性和设计规则检查,确保版图符合可制造性工艺规则和电路规则。三种验证技术共同指导并约束着数字集成电路的物理实现,灵活配置相关版图验证技术可进一步加快版图验证的进度。     

一种面向系统芯片的FPGA协同验证方法

利用多片FPGA对SOC系统进行功能验证时，原始的系统分割策略常常导致欠优化的结果，有时甚至会付出重新设计的高昂代价。文章在静态时序分析的基础上，提出了一种利用关键路径时延信息提高FPGA分割效率的方法。分割结果表明，该方法能显著改善功能验证效率，明显提高逻辑控制块和I／O的利用率。文中同时讨论了该协同验证策略在处理信号完整性与RTL设计脱节时所具有的优势。     

MAC控制器IP硬核的设计与验证

采用布局布线工具Encounter对MAC控制器IP硬核进行版图设计,版图设计完成后通过编辑StreamOut.map文件中层数导出符合Virtusoo工具要求的GDS文件,并基于Virtuso环境采用Calibre工具对MAC控制器IP硬核进行物理验证,对设计规则检查和版图与原理图一致性检查中存在的违规提出具体解决办法.通过物理验证后的版图导出def格式文件采用Star-RCXT工具进行寄生参数抽取,得到内部互连网络的详细寄生参数值用PrimeTime工具做精确时序分析.最终成功实现满足时序和制造工艺要求的MAC控制器IP硬核,达到设计的目标和要求.     

基于属性的形式验证技术及应用

为了提高产品的验证覆盖率和首次流片成功率,越来越多的验证技术和衡量标准被采纳。传统的仿真验证技术很难达到验证的快速收敛,而静态验证技术采用数学穷举的方法,利用断言对cornerco．se进行快速验证,有效避免了一些设计缺陷。Mentor公司的QuestaFormal工具可以对代码进行常规的功能检查,并可用Formal引擎证明设计代码及其断言的一致性,可极大地提高复杂设计的验证效率和鲁棒性。     

基于IP核的加油机编码器芯片设计

描述了一种基于微处理器IP核的加油机编码器芯片的设计.从扩展微处理器的在线调试功能、Flash接口设计、标准外设接口和中断管理等几个方面,详细讲述了该芯片的设计要点;芯片设计完成后,经过FPGA验证和ASIC实现.该芯片具有功能齐全、便于移植、可灵活配置等优点.     

一种改进型除法集成电路的设计

介绍了一种改进的除法集成电路，该电路适合于对精度要求很高、而对速度要求不高的应用场合。它对原有的除法实现算法做了调整，减小了运算误差，同时减少了所需的器件数量，从而缩小了芯片面积。     

基于Soc的音频IP模块设计

介绍AMBA总线系统中的APB传输协议和飞利浦公司的ⅡS协议,并根据协议设计基于Soc的音频接口模块APB_ⅡS.此IP功能是完成APB协议信号到ⅡS协议信号的转换,并根据需求设置配置控制寄存器,状态寄存器,屏蔽寄存器,频率控制寄存器,中断产生模块.作为IP模块此设计易于修改和重复利用.     

基于C8051F340的搏击训练机测控系统设计与实现

利用新型压电薄膜传感器输出信号随冲击大小而变化特性,通过C8054F340 Soc单片机系统,实现了对击打力、击打速度和反应度的准确测量;通过液晶显示器不但能显示测值,而且通过软件实现了对训练机功能的菜单控制;通过语音电路和音箱不但实现了对测值的语音输出,而且实现了对训练者的语音提示.经多家武校和跆拳道馆的试用,证明本训练机稳定可靠,功能齐全,而且造价低廉,适合大批量生产.介绍了本多功能搏击训练机测量原理、结构和软件功能.     

SA011瓦斯报警器集成电路的设计原理

本文介绍了一种用于矿井作业中瓦斯报警器集成电路的电路设计原理。着重阐述了电路设计过程中的设计思想、设计要点及计算方法，并给出了产品研制结果。采用该产品制作的报警器具有外围简单、使用方便、性能稳定、体积小、重量轻等特点。该产品可扩展应用于监控温度、压力、声光等仪表中。     

低功耗可编程定时器集成电路的设计

介绍了一种低功耗、高精度、高稳定性可编程定时器专用集成电路的设计,对其中的稳定性电路、低功耗问题进行了研究和分析。该电路的静态工作电流为7．8微安。     

高速序列密码算法芯片设计技术

论文介绍了序列密码算法芯片的基本结构,提出了高速序列密码算法芯片的实现技术,并通过实际芯片的设计证明了方法的有效性。     

高速分组密码芯片设计技术

随着电子商务和宽带网的普及,高速密码芯片的应用越来越广泛。介绍了分组密码芯片的设计原理和设计流程,并给出了高速分组密码芯片的设计方法。通过实际密码芯片设计,验证了方法的有效性。     

基于ASIC的无线会议系统设计

本文介绍了基于ASIC的无线会议系统的设计与实现。     

XDJ04集成可控稳压器的研制

我们用ＣＡＤ手段设计了ＸＤＪ０４可控稳压模拟专用集成电路芯片的电路和版图，经过加工后得到一个具有实用价值的ＡＳＩＣ芯片，它对电池供电可以提供精确的稳压输出以驱动直流步进电机，并可以接受输入数字量的控制。这种ＡＳＩＣ芯片在电子系统，尤其是家电产品中，有着广泛的应用前景。