DAC动态测试仪

本文介绍了以开环数字高频振荡发生器将ＤＡＣ输出阶梯波的任一部分,在宽带示波器上显示出来的动态测试设备。对ＤＡＣ的差分线性、镇定时间以及开关时态幅度等动态指标直观迅速的进行评价。能对几＋ＫＨｚ－几＋ＭＨｚ、字长１８Ｂｉｔ以内的ＤＡＣ进行测试。     

利用DAC设计数控信号发生器

利用数模转换器可构成频率精度高并且可程控的信号发生器。本电路主要由计数器CD4029产生稳定的八路数字信号输出，经数模转换器AD7528输出模拟信号，再经运放变换，从电路的不同的输出端分别实现了三角波、矩形波、正弦波输出，从而实现了信号发生器的数字控制。     

一种高性能高动态范围CMOS模拟开关

基于3V、0．34μm CMOS工艺技术，设计了一种提高信号幅度的自举模拟开关，其线性区的导通电阻约为0．5Ω；输入信号通过该开关后，动态范围达到满幅度，并能将O～3V的时钟电压提升到0～6V。该开关适用于A／D转换器中的采样／保持电路和开关电容的滤波电路。     

高性能通讯系统中的DAC

MAX5888是Maxim针对通信系统和对动态特性要求苛刻的仪器仪表等应用设计的16位数/模转换器(DAC),能够在低功耗基础上提供优异的动态特性:在50MHz输出频率和400Msps刷新速率时,MAX5888的SFDR超过67dBc;输出频率80MHz时SNR为-155dB/Hz,2-音调IMD为-72dBc。这些特性是在3.3V单电源,功耗仅为235mW时得到的。数字信号通过LVDs接口传输,LVDs接口标准所允许的数据传输速率远远超出了500Msps,而且差分方式能够在数字接口处降低系统噪声,这对于宽带系统尤其重要,完全支持多载波UMTS、CDMA和GSM系统。     

一种用于电流舵DAC的SDR校正技术

提出了一种基于电流舵DAC的SDR校正技术。首先采用拆分电流源的方法,增加了待校正电流源的个数。然后采用动态组合的方式,减小了电流源的失配误差,提高了DAC的静态与动态性能。与DMM校正技术相比,该SDR校正技术具有更小的残余误差、更好的静态与动态性能。采用40 nm CMOS工艺实现了一种14位200 MS/s的电流舵DAC,并进行了仿真。结果表明,通过数字校正,该DAC的INL与DNL分别从1.5 LSB和0.5 LSB降低到0.33 LSB和0.25 LSB,SFDR在整个Nyquist带宽内均大于70 dB。     

Wadia 121 USB异步DAC解码器

美国怀念Wadia的PC Hi-Fi专属USB DAC终于揭开他的神秘面纱——USB输入采用XMOS异步方案。DAC芯片采用近年来红透半边天的美国ESS公司的ESS9018,该芯片具有135dB的动态范围和-120dB的失真度．以及优秀的抗jitter能力。     

用于音频增强的DAC技术

典型的音频数模转换器包括４个相互独立的处理单元。一个内插式滤波器用来滤除输入音频数据的通带外映像，内插数据经Σ－Δ调制器转换成适合于进一步转换成模拟信号的数字比特流。数字比特流通过DAC输入模拟滤波器从而准确重现音频信号。最初的基于Σ－Δ转换的音频DAC以１bit设计占优势，其原因是由于仅仅需要处理２个电平，故在还原成DAC电平时产生的误差只反映在增益与不均匀性上，这并不影响整个系统的线性及噪声性能。正因为只产生２个电平，所以音频信号量化十分粗糙，输出信号中大部分成分是噪声而须滤波器滤除。然而，对于１bi…     

高速高精度DAC关键性能测试方法研究

本文介绍了高速高精度DAC的测试方法,并针对测试中遇到的具体问题,提出了在测试动态参数方面的解决办法,而且以实际测试证明了该方法的有效性。     

DYL高速视频12位DAC的研制

文中介绍了以我国独创的DYL多元逻辑电路为基础,并配合了申请国家发明专利的高速差动电压模拟开关构成的12位高速DAC转换器。同时解决了以往高速转换器输出阻抗、使用范围受限的缺点。同时对所研制的高速DAC在结构、工艺、修正技术及测试上进行了多方面的研究探讨。     

内嵌于DDS高速DAC的动态参数测试

对基于ATE和频谱仪的内嵌于DDS的高速DAC的动态参数进行测试实验,通过编程由ATE提供数字正弦波和时钟信号;通过频谱仪对DAC输出模拟信号采样,并通过VBT编程得到DAC的动态参数。最后将结果返回到ATE的Excel环境下与其他测试参数结果一起输出。整个流程由ATE主机控制,避免了芯片的二次测试,缩减了测试成本,实验证明在实际应用中该方法有很好的效果。     

一种用于电流舵DAC的开关顺序优化技术

提出了一种用于电流舵DAC的开关顺序优化技术。首先,将高位电流源阵列拆分成四个部分并位于四个象限中,在每个象限中采用开关顺序优化技术消除电流源阵列由PVT变化而带来的二阶梯度幅值误差;其次,对开关顺序优化后的电流源阵列根据幅值变化进行排序并重组,形成最终的电流源及开关顺序,消除了一阶梯度幅值误差和其他残余误差。与常规开关顺序优化技术相比,该技术能更有效地降低幅值误差,提高了DAC的静态性能。为了验证提出的开关顺序优化技术,基于40 nm CMOS工艺制作了一个12位200 MS/s采样频率的电流舵DAC。测试结果表明,实施开关顺序优化技术的DAC的INL、DNL分别从0.63 LSB、0.37 LSB降低到0.54 LSB、0.25 LSB。     

一种基于0.35μm CMOS工艺的14位100MSPS DAC设计

基于 TSMC 0 .3 5μm CMOS工艺设计了一种工作电压为 3 V/ 5 V的 1 4位 1 0 0 MSPS DAC。 1 4位DAC在 5 0 Ω负载条件下满量程电流可达 2 0 m A,当采样速率为 1 0 0 MHz时 ,5 V电源的满量程条件下功耗为1 90 m W,而 3 V时的相应功耗为 45 m W该 DAC的积分非线性误差 ( IN L )为± 1 .5 LSB,微分非线性误差( DN L)为± 0 .75 LSB。在 1 2 5 MSPS,输出频率为 1 0 MHz条件下的无杂波动态范围 ( SFDR)为 72 d Bc。     

AKM发布具有高性能音频DAC的标准AV-SCART开关

AKM微系统发布集成音频DAC、模拟音量控制器与针对数字STB、DVR、PVR与DTV应用的视频滤波器的单芯片音频，视频路由器件AK4705。新器件是AKMAudio4home TM系列的一员。     

多通道DAC内置DPC提高稳定性

随着工厂过程控制系统的应用达到一定密度水平,不断增加的功耗和散热会削弱设备的性能、可靠性和安全性。数据转换器供应商Analog Devices,Inc．（ADI）最近推出一款带有DPC（动态功率控制）的多通道DAC（数模转换器）AD5755,可有效控制能耗,提高过程控制的可靠性。     

升压电源和高压DAC为天线和滤波器提供调谐信号

天线阵列和滤波器常常通过改变钛酸钡锶(BST)电容上的电压来进行调谐。将这种铁电材料应用于电容时,只需施加一个电压,即可导致其晶体结构发生细小的变化,从而改变其介电常数,电容值因而随之改变。相比于传统的变容二极管,电子可调     

值得借鉴的入门级DAC制作与测试手法

编者按：本文作者为我们介绍的这款入门级DAC制作与测试。以现在的眼光来看技术可能有些陈旧,但是尽管技术发展迅速。新品更替令人目不暇接,有一些制作工艺与注意事项还是值得我们共同注意的。     

一种通用电路板动态测试仪的设计

文章简述了一种通用型动态检测电路板的检测仪的设计方法,并对该检测仪的应用作了介绍。