CRC编码运算中移位寄存器的设计

循环冗余校验(CRC)是一种编码简单且有效的串行数据校验方法,在通信及计算机数据存储中得到了广泛应用.在串行CRC编码实现中,移位寄存器主要完成将并行输入数据转换成串行输出数据的功能,是整个设计的重要组成部分.以发送8位信息码为例,在Altera公司的开发工具QuarusⅡ软件下,分别选用数字集成电路芯片74LS166和VHDL编程两种方法,成功地完成了移位寄存器的设计,可以满足不同的应用需求.仿真结果准确、可靠,符合设计需要,有一定的实用意义.     

Ultra DMA 33中CRC校验并行算法推导及其实现

介绍高速数据采集记录系统中使用的UltraDMA硬盘存取方式,通过对CRC校验原理的分析,与常用串行校验电路中各移位寄存器状态值变化的观察,推导出CRC校验并行运算,并给出其逻辑电路实现。     

循环冗余校验码并行算法的研究与实现

通过对传统串行CRC（循环冗余校验）电路中各移位寄存器状态的观察与分析,推导出并行算法的逻辑关系式,使用Verilog-hdl语言实现了并行算法并给出了仿真结果,仿真结果表明与串行算法相比并行算法提高了校验速率。     

CRC算法原理及其在MPEG-2系统层中的应用

文章对CRC校验算法的原理进行了深入分析,讨论了诸如移位寄存器初始值设置等在实际应用中算法遇到的问题,并给出了编码校验的范例程序。论文对MPEG-2系统层编码所用的CRC-32编码器模型进行了解释,并基于此模型设计了适合于采用软件实现的算法程序。     

快速CRC逆序校验方法

循环冗余校验（CRC）是计算机网络中常用的冗余校验方法。针对现有的正序（FIFO）校验方法只能对编码寄存器为零初始状态时生成的校验值正确校验的问题,提出一种逆序（LIFO）校验方法。首先,使用状态矩阵对两类串行编码电路进行分析,理论上证明状态矩阵可逆,由逆矩阵变换得出串行逆序校验方法及其电路;通过电路分析,可将串行逆序方法扩展为快速并行逆序方法,无须预补零操作,简化了计算流程。通过实例计算,验证了并行逆序方法能够对任意初始状态生成的校验值正确校验;仿真结果表明该方法具有与并行正序校验方法近似的运算速度。     

基于硬盘加密卡的CRC并行算法及其仿真

硬盘加密卡是用于主机与硬盘之间的一种加密芯片.针对在硬盘加密卡中数据传输可能会受外界影响,使得数据传输出错,引入了循环冗余校验保征数据传输的可靠性.在研究CRC校验基本原理和分析串行校验算法中移位结构的基础上,推导出以字为单位数字序列的CRC递推算法.在Specman平台下对CRC模块进行功能仿真,结果表明该编码具有很高的实时性.与以往的CRC校验算法相比,该编码节约了硬件资源,并且不需要维护余数表,能够满足硬盘加密卡系统要求,是一种正确适用的并行实现方案.     

基于FPGA的10G以太网并行CRC设计

为了解决10G以太网通信链路中大规模数据并行CRC校验的实时处理问题,提出了一种基于级联结构的并行CRC校验方法。通过传统CRC编码结构推导出任意延拓序列的CRC校验方法,设计了针对任意延拓序列的CRC校验模块。在校验算法实现中针对传统异或逻辑进行了并行电路改进,降低了电路处理时延。搭建了实验环境对所设计模块进行了验证,实验结果表明,该方法可以有效满足10G以太网接入系统CRC校验要求。     

基于Matlab的并行循环冗余校验Verilog代码自动生成方法

在水声信号探测数据的传输过程中,现场可编程门阵列（FPGA）通过传统串行方法对长数据帧进行循环冗余校验（CRC）时无法达到速度要求,而更快速的并行校验方法存在因编程复杂带来的实际工程应用困难问题。为了满足传输对校验速度的需求,降低编程难度和缩短编程时间,设计了一种借助Matlab对任意长度数据帧自动编写并行CRC程序语句的方法。该计算方法基于矩阵法数学原理,借助Matlab完成所有数学推导计算过程,然后直接输出符合Verilog HDL语法规则的并行CRC校验程序语句。通过在Quartus Ⅱ 9.0中仿真,进一步在民用拖曳声呐阵列系统上进行数据传输实验,验证了Matlab自动编程方法的有效性：校验程序的自动编写输出能在几十秒内完成,同时生成的并行CRC校验程序能在满足数据传输速度要求的情况下正确地计算出系统中传输协议定义的长数据帧的校验码。     

CRC编解码器及其FPGA实现

循环冗余校验(CRC)是一种广泛应用的差错控制的方法.本文在简要介绍CRC编码原理及其常用实现方法的基础上,提出了一种基于字节型递推(公式法)法的CRC编解码器算法,并给出了它的FPGA实现方案.目前,该算法已被应用于一种基于串行通信的多机系统中,系统的误码率得到了很好的控制.     

基于字节的循环冗余校验算法及FPGA实现

循环冗余校验码CRC编译码方法简单,检错、纠错能力强,误判概率低,已成为各种差错控制中最常用的一种编码检验方式.介绍了基于字节的CRC编码原理及校验规则,使用硬件描述语言VHDL实现CRC编码,完成了CRC编码器的FPGA实现.     

分布式算法实现高吞吐量低功耗FIR核的设计

FIR是数字信号处理领域中通用滤波器的设计实现方法,基于SoC的设计思想将FIR滤波器封装为IP核的形式,可以在很大程度上提高可移植性。FIR核的设计,在滤波器系数为常数且输入采样数据分布概率为已知的情况下,通过分布式算法结构实现并加以编码和添加流水线可以获得功耗和吞吐量上的改进。提出一种在分布式算法结构基础上的FIR核的设计实现方法,并通过一系列措施对滤波器的吞吐量和功耗进行改进,最后给出了利用FPGA实现的算法验证。     

千兆以太网CRC的算法与VLSI设计与实现

介绍了CRC的数学原理及具体在以太网中的算法与VLSI实现方式。以CRC-8为例，介绍了串行结构实现及并行输入的推导，并给出了Verilog HDL编程及相关技术。串行移位结构的数据吞吐量无法满足千兆以太网IGbps的要求，设计了一种8bits的并行VLSI结构，用0．25μm CMOS单元库综合后得出数据吞吐量达到2Gbps，完全满足要求。     

Low‐temperature poly‐Si TFT data drivers for an SVGA a‐Si TFT‐LCD panel

Low‐temperature poly‐Si TFT data drivers for an SVGA a‐Si TFT‐LCD panel have been developed. The data drivers include shift registers, sample‐and‐hold circuits, and operational amplifiers, and drive LCD panels using a line‐at‐a‐time addressing method. To reduce the power consumption of the shift register, a dot‐clock control circuit has been developed. Using this circuit, the power consumption of the shift register has been reduced to 36% of that of conventional circuits. To cancel the offset voltage generated by the operational amplifier, an offset cancellation circuit for low‐temperature poly‐Si TFTs has been developed. This circuit is also able to avoid any unstable operation of the operational amplifier. Using this circuit, the offset voltage has been reduced to one‐third of the value without using the offset cancellation circuit. These data drivers have been connected to an LCD panel and have realized an SVGA display on a 12.1‐in. a‐Si TFT‐LCD panel.     

可编程S盒及反馈移位寄存器的设计方法

可编程S盒和可编程反馈移位寄存器是可编程密码芯片的两个重要的部件。文章给出了可编程S盒和可编程反馈移位寄存器的一种逻辑设计方法,按照该方法设计的S盒能够通过编程实现任意的布尔逻辑函数,按照该方法设计的反馈移位寄存器能够通过编程灵活地改变反馈抽头和反馈函数。     

基于SIP协议的IP电话服务器的设计

根据SIP服务器功能,提出了SIP服务器的结构模型,介绍了注册处理和呼叫处理的实现方法。按照模块化设计思想,采用多线程模式实现SIP服务器。实验结果表明,该设计实现了SIP服务器功能,具有一定的实用价值。     

基于m序列的可重构线性反馈移位寄存器研究

现今,m序列通常用线性反馈移位寄存器（LFSR）来产生,但产生的序列单一,且其串行的产生方式使得序列的产生速率随码序列周期的增大而成线性增大的趋势。文章分析了线性反馈寄存器的特征多项式,在电路中加入寄存器组,提出了一种改进型线性反馈移位寄存器结构。改进后的电路实现各级寄存器并行输出数据,克服了传统线性反馈移位寄存器产生m序列的速度受字长制约的限制,且电路可以重构特征多项式的系数因子产生多种序列。最后,以周期为15的m序列为例对电路进行了仿真和验证,实验结果表明序列产生速率提高了N／2倍（N为寄存器级数）。     

基于模型的无人机信道编码算法设计与实现

为了改善无人机测控系统数据传输的抗干扰性能,并提高算法的可实现性,提出了一种基于模型的信道级联编码调制算法。算法在正交相移调制(Quadrature Phase Shift Keying, QPSK)系统中采用循环冗余校验码(Cyclic Redundancy Check, CRC)+Reed-Solomon(20,10)码+交织(20,10)+数据加扰+卷积码(2,1,7)的串行级联编码,并在编码过程中加入数据加扰技术。为了研究算法设计的有效性,在MATLAB/Simulink中搭建了采用上述级联信道编码的QPSK系统仿真模型。仿真结果显示系统在高斯白噪声(Additive White Gaussian Noise, AWGN)信道中有效降低了传输误码率,误码率在1×10^-4数量级下,系统编码增益达到5 dB。系统模型能够直接部署在两台ADRV9361-Z7035上,实现两台设备的正常通信,无须再进行硬件代码编写,将其应用在无人机测控系统中,具有一定的工程实现价值。     

基于ASP的艺术考试网上报名系统的开发

本文介绍了艺术考试网上报名系统建立的背景及实施网上报名的优势,阐明了ASP的基本原理、系统建设原则、设计方案、实现方法,详细说明如何利用动态服务网页(ASP)来实现高校艺术考试网上报名系统。     

On the matrix feedback shift register synthesis for matrix sequences矩阵序列的矩阵反馈移位寄存器综合问题

In this paper, a generalization of the linear feedback shift register synthesis problem is presented for synthesizing minimum-length matrix feedback shift registers (MFSRs for short) to generate prescribed matrix sequences and so a new complexity measure, that is, matrix complexity, is introduced. This problem is closely related to the minimal partial realization in linear systems and so can be solved through any minimal partial realization algorithm. All minimum-length MFSRs capable of generating a given matrix sequence with finite length are characterized and a necessary and sufficient condition for the uniqueness issue is obtained. Furthermore, the asymptotic behavior of the matrix complexity profile of random vector sequences is determined.