基于VHDL的浮点算法研究

浮点运算是数字信号处理中最基本的运算,但因为现行EDA软件没有提供浮点运算功能,使其在FPGA中的实现却是个棘手问题.文中提出了一种基于VHDL的高精度浮点算法,并以9位实序列为例,通过浮点数表示、对阶操作、尾数运算以及规格化处理等步骤高效并准确地实现浮点加/减法、乘法、除法以及平方根等运算,最后在FPGA中下载并实现了上述浮点运算,并给出测试结果.测试数据表明:所设计的浮点算法在其浮点数位宽所对应的精度范围内,可以在FPGA上成功地实现包含加、减、乘、除及求平方根等各种浮点运算.     

基于FPGA和VHDL的序列检测器设计

介绍了一种基于现场可编程门阵列(FPGA)的序列检测器设计方法。给出了XilinxISE集成开发软件的设计流程,应用VHDL硬件描述语言进行编程,能够较好地实现序列检测功能。     

基于FPGA和VHDL的LCD控制器设计

介绍了一种基于现场可编程门阵列(FPGA)的LCD控制器的设计方法。以FPGA为硬件,应用VHDL硬件描述语言进行编程,并在Xilinx公司的FPGA芯片XC3S100E上进行了调试,能够较好地实现LCD的文字、字符和图形功能。     

基于FPGA的DPLL设计与仿真实现

本文分析了超前滞后型数字锁相环(LL-DPLL)的基本组成和工作原理,用VHDL语言对该系统进行了设计,给出了数字锁相环电路3个主要模块的设计方法及仿真结果,得到了该系统的顶层电路,最后根据整个系统的仿真结果分析了系统的稳态性能。整个系统的锁相环部分达到了锁定速度快、相位抖动小、锁定精度高的结果。     

一种基于TDM的工业串行实时通讯协议

本文讨论了一种基于TDM（时分复用）的工业串行实时通讯协议设计方法和FPGA实现方式,以及该协议所解决的关键问题,并结合现有的SERCOS技术分析了该协议在实时眭优化方面的的创新点。     

μC/OS-Ⅱ任务管理的硬件实现

针对实时操作系统的开销导致应用程序可执行性降低的问题,提出了基于FPGA的硬件实时操作系统设计方案,实现了μC/OS-Ⅱ任务管理模块的硬件化。采用FPGA片内寄存器实现等待任务列表,并设计了相应的硬件电路访问该表,节省了系统由于频繁访存而浪费的时间。通过设计基于片内寄存器的TCB及基于组合电路的任务调度器,充分发挥了多任务潜在的并行性。整个设计采用VHDL,通过ISE 8.2软件时序仿真验证。仿真结果表明,利用硬件实现减少了任务运行时间,使其在一些实时性要求较高的场合得到应用成为可能。     

基于FPGA的32位并行乘法器的设计与实现

首先分析比较了几种典型的乘法器实现结构，然后采用树型组合方式，对其结构进行了优化，最后在FPGA上设计并实现了一个高性能的32位并行乘法器。     

基于FPGA的遗传算法流水线设计与实现

针对软件实现遗传算法运行速度过慢的问题,设计一种基于FPGA的遗传算法流水线.硬件系统采用完全流水线结构,划分为选择、交叉、变异、适应度计算4个流水单元.在Cyclone系列芯片上进行实现,测试结果表明,基于硬件实现的遗传算法的运行速度比用软件实现快3个数量级.     

FPGA的VHDL设计策略

大规模的可编程逻辑器件已经显著改变了数字系统的设计过程，并且VHDL语言在设计中的作用也日益显著．简要论述了关于FPGA的VHDL设计中一些注意事项，提高电路描述的正确性，从而提高FPGA设计的性能．     

基于FPGA的数字化水表设计

文章在MAX PLUS Ⅱ开发环境下采用VHDL语言,设计并实现了数字化水表,讨论了系统的三个组成模块的设计和VHDL实现.整体的生成采用图形输入法.波形仿真及下载芯片测试表明该设计方案是可行的.该设计首次实现了用水水费的分段计费及数字化显示.     

基于VHDL的数字频率计设计

利用可编程逻辑器件(CPLD),以EDA工具为开发平台,运用VHDL语言,设计一个10K～9.9MHz的数字频率计.     

通用异步串行通信电路的VHDL设计与实现

本文分析了异步串行通信的帧格式。利用VHDL设计出异步串行通信电路，并通过计算机仿真和实验证明了设计的正确性。     

基于VHDL的交通信号灯设计与实现

EDA技术综合了现代电子技术和计算机技术的最新研究成果,其设计采用自顶向下的设计方法,通常采用硬件描述语言进行电子电路设计;VHDL语言以其强大的建模和逻辑综合功能成为EDA技术中应用最广泛的硬件描述语言之一。基于VHDL设计了交通信号灯。     

基于VHDL的定时/计数芯片的设计

介绍了在EDA软件平台下使用VHDL开发定时／计数芯片(该芯片内部结构和操作方式以Intel8253为参考)的方法，着重讲述了模块化设计思想及状态图描述方法在硬件描述语言中的应用，并展示了其在Multisim下的仿真结果。体现了硬件描述语言在电子系统设计自动化中的方便应用。     

基于VHDL语言的交通控制器设计

该文介绍了一种基于VHDL语言的交通控制器设计,以QuartusII为软件开发平台,文中重点介绍该交通控制器的设计原理、设计步骤。在此基础上给出了基于VHDL硬件描述语言的系统实现源代码以及仿真结果,通过仿真结果进一步验证了该交通控制器方案的正确性,从而展示VHDL语言的强大结构和优秀特性。     

一种基于智能体的VHDL网络编译器的设计与实现

在研究ＶＨＤＬ编译器和智能体的基础上,提出了一种基于智能体的ＶＨＤＬ网络编译器的设计,并运用Ｊａｖａ语言进行了具体开发。介绍了编译器的总体结构,并着重阐述了其网络功能的具体实现。对基于智能体的ＶＨＤＬ网络编译器进行了总结和展望。     

教学型CPU的设计与实现

CPU的结构是《组成原理》课程的难点,配合实验可以获得更好的教学效果.实验使用Verilog语言设计了一个采用状态机结构的小型CPU.其数据总线宽度为8位,具有通用寄存器等核心部件,指令集的设计参照80x86的汇编指令系统.     

基于EDA技术的压控LC振荡器的设计与实现

根据压控LC振荡器的基本原理,提出了以EDA(Electronic Design Automation,电子设计自动化)软件MAX PLUSⅡ为基础压控LC振荡器设计的技术方案,详细阐述了系统的设计要求、设计技巧、设计方案,并进行了系统仿真和硬件测试。     

基于EDA技术的VHDL语言的研究与应用

VHDL是一种特殊的硬件描述语言。本文介绍EDA的发展状况、VHDL的特点,讨论了在的设计中如何简化和优化电路的方法。     

基于VHDL语言的全双工异步接收发送器电路设计

本文介绍了利用VHDL语言设计出全双工异步接收发送器电路的方法，并通过计算机仿真和实验证明了设计的正确性。