DSP和FPGA的双核并行通信方法设计与应用

为解决雷达信号处理系统双核通信问题,设计了两种DSP和FPGA之间的并行通信方法,分别通过DSP的外部接口XINTF访问FPGA内部FIFO和双口RAM,利用DSP的读写使能信号作为FIFO和RAM的读写时钟信号.通过对两种并行通信方法进行对比分析,指出雷达信号处理系统中双核通信应该采用DSP和FPGA内部FIFO的方法.     

实时图像采集系统的DMA通道设计

将数字图像数据实时传送到DSP系统中进行处理,可采用多种方法完成;为了保证数字图像数据采集和处理的实时性,提出一种利用FPGA和一定容量的SRAM的DMA实现方法,通过以状态机为核心的逻辑控制实现一种大容量的组合式的FIFO作为DMA与外部数据传输的通道,整个通道通过DSP的EMIF接口实现与DMA控制器无缝接口,提高了DSP与外部数据交换的速度,适用于DSP和FPGA为主要组成的视频实时图像处理系统,数据传输率可达35M×32bit/s,实现了实时传输整幅视频图像数据的目的,使得数字信号处理器及时处理图像数据不产生延迟,提高了系统的数据处理能力和响应能力。     

基于Linux的FPGA+ARM高速数据采集系统设计

对于高速A/D的采集,采用I/O读取方式, ARM9最大能够采集500KSPS的A/D,因此ARM不能实现对更高速度数据读取;为达到更高速,提出了FPGA+ARM的双核架构的高速数据采集的方法,FPGA能够采集2MSPS的A/D,并采用ARM的DMA完成与FPGA的FIFO通信,以及使用Linux的内存映射技术来提高应用层与内核层数据传输效率,完成数据采集。该系统设计了FPGA+ARM接口电路,开发了Linux下的DMA驱动程序。经试验测试,系统具有高速采集的性能。     

基于FPGA实现多DSP系统的数据流高效广播

以ADSP-TS201构成的多DSP系统中,链路口数目有限会造成数据广播复杂度的提高.为此提出了一种基于FPGA实现DSP间广播通信的方案.设计了基于FPGA的链路口接收和发送模块,采用自定义数据报头,完成了基于令牌和轮询的数据调度状态机的设计,实现了DSP之间的一对一、一对多以及多对多的广播通信.经验证,该广播通信方...     

基于SRIO协议的板级芯片互联技术

软硬件结合构建宽带互联并行处理的数据处理系统是实现高速实时数据处理的有效方案。基于这样的方案设计理念,采用多DSP、多FPGA通过SRIO互联来实现一个高速互联的计算网络,数据可以在DSP之间及DSP与FPGA之间高速传输。这样的互联计算网络在数据交互、任务切换、算法分解、计算负载均衡等方面具有较强的适应性、可扩展性。本文介绍了这种基于SRIO互联技术的高速实时数据处理硬件平台,并在该平台上研究了多DSP之间、DSP与FPGA之间的SR10通信技术。     

用FPGA实现PCI-E接口和DMA控制器设计

PCI-Express接口是第三代总线通信接口标准,它采用点对点串行连接方式,具有高速率和高带宽等特点,这是传统PCI并行结构所不能比拟的.为了实现FPGA与CPU之间高速相互通信,介绍了一种用单片FPGA实现PCI-Express接口和高速DMA控制器的设计方法,并在Xilinx Virtex-6 FPGA系列平台上实现.运用Xilinx提供的PCI-Express端点硬核,提出并设计了基于PCI-Express总线的DMA数据传输方案.通过仿真及硬件测试表明,该设计方案成本低、高效,可满足如10Gb以太网数据帧抓取等高速数据采集及分析系统的需要.     

Linux2.6内核下同步串行通信驱动的开发与应用

随着ARM/DSP双核处理器在地球物理勘探仪器中的推广应用,双核间的通信成为实现这种双核处理器系统的关键技术。针对Linux2.6版本内核,详细介绍了基于AT91TM9200的SSC同步串行通信设备驱动的模块化、分层次的设计架构,并在驱动中使用DMA传输模式、分段缓存技术和修改PDA控制器优先级。在此基础上给出了AT91RM9200/DSP56309双核的接口电路设计。试验表明,在AT91RM9200 /DSP56309双核中利用同步串行同步通信的设计,能够使系统高效、稳定、快速地进行数据传输,从而使双核处理器能够很好地协同工作。     

基于FPGA+DSP的智能车全景视觉系统

为实现智能车全景视觉系统的应用研究平台,设计了一种基于FPGA+双DSP的实时6通道数字图像采集与处理系统.该系统由两片FPGA与两个DSP组成.第一个FPGA进行多通道视觉图像采集的同步控制、逻辑处理,第二片FPGA辅助DSP进行海量图像数据的高速并行处理.两个ZBTSRAM芯片作为数据输入和输出的高速缓存,每通道的...     

双核通信软件在OMAP5912上的应用研究

基于OMAP5912平台的嵌入式系统处理各种复杂的应用时,需要在双核之间传送大量数据并实现ARM对DSP的灵活控制.为了解决上述问题,研究了双核通信软件DSP Gateway.在基于OMAP5912平台的准在线故障诊断系统上应用DSPGateway软件,开发双核通信应用程序,通过全局共享内存完成采集的数据和处理后数据的快速传送,同时,ARM端用户程序使用系统调用控制DSP任务.双核实现了高效协调运行,提高了准在线故障诊断系统的实时性,且降低了功耗.     

TS201 LINK口通信的关键设计与实现

针对DSP芯片TS201的LINK口互连在高速数据通信中存在数据错误、突发数据块传输不稳定等缺点,在分析其通信协议的基础上,并结合实际应用,提出了设计LINK口通信的关键要求,给出设计的要点,设计与实现了TS201的LINK口互连以及FPGA(Xilinx公司的XC4VFX60)与TS201 LINK口互连,得到了实际测试结果;结果表明,所设计的LINK口互连具备的优点有:1)DSP之间通信可以达到单向600MB/s,双向1.2GB/s;2)DSP与FPGA之间通信可以达到单向450MB/s,双向900MB/s;3)LINK口的通信具备稳定、突发数据块传输无错误等性能。     

一种永磁同步电机伺服系统双内核控制结构设计

针对永磁同步电机伺服系统的控制要求,设计了一种DSP+FPGA的双内核控制结构。在充分考虑DSP和FPGA的芯片特点和资源的基础上,合理划分了系统的控制任务,基于总线空间和分级中断的通信方式实现了内核之间的数据交换。双内核的控制结构简化了系统电路,进一步提高了全数字化程度,增强了系统的稳定性,为伺服系统的设计提供了一种新的方法。     

Architecture for video coding on a processor with an ARM and DSP cores

This paper aims to describe architecture for video coding on a processor with an ARM and DSP cores. The proposed platform has been designed for MPEG-4 Visual Simple Profile. The obtained results are optimized if compared with these of single-core. The dual-core processors, composed of RISC and DSP, are widely used as the based-band processors of cell phones. The RISC suits for IO control, while DSP is useful for computation. The operational efficiency of the integration of RISC and DSP is outstanding. Video compression requires a great deal of computation, so we take both the feature of coding algorithm and the hardware platform into consideration. We analyze features of key components in video codec and propose the framework, which adopts DMA to shorten the time needed. It is the result of the communication between the dual-cores. The experimental results indicate that during the inter-frame processing, dual-core with DMA can cut down the processing time by 1/4 more than that of single-use of ARM or DSP. Moreover, it can save 3/4 of the time for encode/decode processing in inter-frame. Especially, in respect of motion estimation, the performance rating can be improved by 4 times.     

基于P2020处理器的高速数据总线接口设计

通过以Freescale公司的P2020双核处理器为核心的嵌入式硬件平台,介绍了CPU与FPGA的基于 Local Bus 接口设计具备DMA传输功能及环形缓冲的高速数据总线接口方法,以及基于 Linux3．0内核开发此接口的驱动程序的实现方法.该技术已在某宽带高速设备上应用,实际测试,其实时稳定性、数据吞吐量、链路稳定性均满足设计要求,对同类型嵌入式平台的高速数据总线接口设计及开发有借鉴意义.     

基于OMAP处理器的核间通信机制设计与实现

为满足嵌入式多核数控系统高速、高精的应用需求,针对现有多核通信延迟过高、通信数据量过小等不足,研究基于ARM与DSP双核架构嵌入式数控系统,设计并实现一种基于该数控系统平台的多核数据通信机制。该通信机制基于共享内存实现,包括硬件驱动实现、内存划分、通信同步、共享缓存池建立以及通信协议搭建等关键部分。针对双核间数据传输延迟和数据传输量2个影响系统性能的重要参数开展实验测试,并于实际数控系统环境进行应用测试,结果表明,该通信方法可满足ARM与DSP双核架构的嵌入式数控系统2 MB数据通信量与20 ms通信延迟的性能需求。     

多核DSP和FPGA之间的高速SRIO通信

在高速采样系统中,大量数据需要实时传输到处理器.尤其是系统中存在多个处理器协同工作,就需要高速的总线来交换数据.SRIO总线由于存在连线少、传输速度高等优点,使用较为广泛.本文介绍了多核DSP和FPGA之间使用SRIO进行数据交换的软硬件设计方法,在不同数据需求下,介绍了FPGA将数据直接传输到DSP的DDR3、片内RAM或者多核的共享RAM中.本文研制了硬件系统,给出了各种方式的软件操作方法和实际硬件平台验证,SRIO传输速率达到4 Gbps.     

小型电机高精度重复定位测量研究与测试平台设计

随着测试信息处理领域对嵌入式高性能处理需求的快速增长,基于FPGA构建的嵌入式单核系统逐渐暴露出功耗高、并行性差等性能上的不足,针对此问题,提出了基于Xilinx Virtex-5系列FPGA构建嵌入式双核系统的设计方法,搭建了嵌入式双核系统的整体架构,解决了系统中双核之间的数据交互、双核同步以及双核系统配置文件的存储和自动加载等关键问题。最后,通过Virtex-5 ML510开发平台上的实验,验证了设计方法的合理性和正确性,同时,有效的设计方法可以为其它基于FPGA的嵌入式双核系统设计提供可靠参考。     

McBSP在TD-SCDMA移动终端开发平台中的应用

一种以DSP为主处理器、FPGA为协处理器、基于软件无线电技术的新型TD-SCDMA移动终端开发平台,阐述了主协处理器间数据传输速率对平台性能的重要影响;根据TI公司的高性能低功耗TMS-320VC5510芯片的多通道缓冲串口(McBSP)协议,采用Verilog HDL语言在Xilinx公司的Virtex-II系列FPGA芯片内成功模拟出一个McBSP接口,实现了平台中大容量FPGA与高性能DSP之间的高速串行数据传输,并对接口进行了优化。     

OMAPL138双核系统的调试方案设计

OMAPL138高性能、低功耗双核处理器为手持式移动设备提供强有力的支持。对双核通信模块DSPLink的软件架构和在Linux嵌入式操作系统下的编译加载进行了分析和介绍,以消息队列组件为例分析了ARM和DSP双核通信时通道的建立和连接的方式。通过DSP／BIOS和Linux端DSPLink的MSGQ接口和多线程技术,建立ARM和DSP消息传递通道,提供了在双核开发中对DSP端暗箱调试的解决方法。     

基于DSP和FPGA的导航计算机设计

介绍了一种基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的导航计算机设计,其中DSP专注于导航解算,FP-GA负责微惯性测量单元(IMU)和全球定位系统(GPS)等数据的采集,缓存以及与其它模块的通信。利用FPGA的可重复编程配置和高速并行处理能力,扩展了多路串行通信接口,并在其内部采用异步FIFO存储结构解决了采样信号和DSP之间的跨时钟域传输的问题。系统试验结果说明该导航计算机具有集成度高,功耗低,工作性能可靠的特点。     

FPGA和DSP间基于SRIO的高速通信系统设计

现代信号处理系统通常需要在不同处理器之间实现高速数据通信,SRIO协议由于高效率、低延时的特性被广泛使用.本文研究了在FPGA和DSP两种处理器之间实现SRIO协议的方法,并通过电路设计和利用处理器的开发工具编程实现了两种处理器间的高速通信.经测试,该系统具有较高的传输效率.