Actel升级版本的Libero IDE

为Fusion混合信号FPGA提供“智能化”功能Actel公司宣布推出Actel Libero集成设计环境(IDE)的最新版本7.2,具备崭新功能,可提升基於Actel现场可编程门阵列(FPGA)设计的灵活性、效率和性能。Libero IDE7.2具有强化的SmartGen、SmartTime和SmartPower工具,提供全新的知识产权(IP)     

Actel推出全面的工具套件Libero集成设计环境(IDE)6.0版本

免费升级Synplicity的Synplify AE软件,以及完美整合Magma为可编程逻辑器件而设的物理综合工具 Actel公司宣布推出全面的工具套件 Libero集成设计环境(IDE)6.0版本。全新精简的集成设计环境可与业内最佳的第三方设计工具完美整合,为今日复杂及时间敏感的现场可编程门阵列(FPGA)设计提供无与伦比的灵活性和效率。Libero 6.0所有版本(包括免     

Actel推出首款使用简便的混合信号FPGA器件

Actel公司宣布推出全面的设计环境，作为系统开发新时代的一项重要元素，全力支持最新的Fusion融合可编程系统芯片（PSC）的实施。Actel的Fusion可编程系统芯片与ACtel Libero7．0集成设计环境ODE）结合，可在单芯片上实现前所未有的数字逻辑、模拟功能、嵌入式Flash内存和FPGA架构的集成。Aetel广泛的工具组合将为设计人员带来所需的开发环境、方法和途径，以便轻易地生成、配嚣和校验这项突破性的混合信号FPGA技术。Actel对流行的Libero集成设计环境进行升级可让用户在易用及简单“选与点”（Pick—and—Click）操作的用户界面上完全生成可编程系统芯片；至于低成本的Actel融合启动套件则保证设计能迅速和有效地从构想以至完全实施。     

Actel推出最新的Libero集成设计环境(IDE)6.2版本

A c t e l公司宣布推出最新的Libero集成设计环境(IDE)6.2版本,集成了最佳的设计工具,拥有设计分析和时序收敛的崭新重要功能使得现场可编程门阵列(FPGA)设计人员在质量、效率和功能方面获得最好的效果。与Libero6.2一同推出的还有Actel全新SmartTime静态时序分析环境,能够协助客户分析和管理时序,进行高级的时序验证,并通过与时序驱动布局布线紧密结合而保证可预测的时序收敛。在这个Libero版本中,Actel和Mentor进一步合作,把MentorGraph-ics的世界级ModelSimAE仿真作为Libero“Gold”套装的重要组成部分,LiberoGold套装现可免…     

将处理器集成入FPGA的整合之道

现有的FPGA设计策略只是将FPGA看作一个单个元件，且需要依靠HDL输入(HDL capture)和仿真的手段来进行元件设计和验证。而在将处理器集成入FPGA，试图在可编程部件中成就一个完全内嵌的系统时，其所呈现出的复杂性是现有方法无法有效解决的。     

AWG控制器的设计与实现

以AWG(任意波形发生器)控制器的设计和实现为例,介绍了一种将原理图和VerilogHDL相结合的CPLD(复杂可编程逻辑器件)设计方法.首先概述AWG的系统总体方案和控制器各功能模块的作用,并给出系统的硬件结构框图,接着详述了数字系统设计思路和内部功能模块,给出了顶层设计的原理图,并以数据切换、地址分配电路为例介绍Verilog HDL语言编写底层模块,给出DDS(直接数字频率合成)方式下数据切换模块和系统工作的仿真图形.     

LIBERO IDE 8．5软件工具系列

Libero集成设计环境（IDE）8．5版本支持新近推出的nano版本IGL00和ProASIC3现场可编程门陈列（FPGA）。Libero IDE 8．5版本还提供对嵌入式数学构件（mathblock）的例示和配置支持,可用于Actel全新的耐辐射RTAX—DSP系列产品。     

系统设计师只是盲动的中间人吗？

在嵌入式设计领域,系统设计被视为运用高层次算法建模技术和软件语言来描述可编程设备中的电子系统.传统上,系统设计通过片上系统(SoC)设计(包含ASIC及FPGA)采实现,特别是FPGA越来越普遍.这种方法论面向软件工程师,可以规避晦涩难懂的硬件描述语言(HDL),同时驾轻就熟地管理复杂的SoC系统.     

FPGA和高集成度EPLD向门阵列挑战(下)——集成度更高的新一代反熔丝FPGA和可擦式CPLD达到系统级的集成水平

上文讲述高集成度现场可编程门阵列(FPGA)和复杂PLD(CPLD)的许多新结构,厂家提供的基于RAM的FPGA已达到10万个门的集成度,与门阵列相当.电可擦的、紫外线可擦的和一次性可编程的反熔丝FPGA也有类似的新发明.它们使设计师在设计系统时有了更多的解决办法;这些系统需要可编程器件带来的灵活性,但其需要量又不值得使用掩模编程的门阵列.虽然迄今为止的大部分开发工作都放在数字逻辑上,但混合信号系统的设计师也开始注意可编程技术的好处.International Microelectronic Products公司推出的第一个可编程模拟阵列使模拟系统设计师可以在系统中重新进行编程,并拥有很广泛的模拟资源(请     

Actel 针对使用ARM7系列处理器的复杂FPGA开发提供既安全又全面的设计流程

LiberoIDE可支持静态时序分析和I/O功能Actel公司为其Libero集成设计环境(I D E)增添重要的崭新功能。全新Libero6.3软件提供安全的设计流程─从综合直至实施─以便将Actel的CoreMP7(业界首个软ARM7系列处理器)集成到Actel的单芯片非挥发性现场可编程门阵列(FPGA)中。Actel以SmartTime静态时序分析环境为基础,提供强化的最小延迟支持,并以独特的方式实现高速F P G A的精确时间保持特性。这款强化的软件还可自动实现I/O电压分配任务,并支持Actel的新型RTAX4000S器件─业界太空应用中最高密度的FPGA。经优化以支持CoreMP7L…     

基于1553B总线协议的解码器设计和FPGA实现

文章通过对1553B总线协议的研究,结合现代EDA技术,介绍了一种使用现场可编程逻辑器件(FPGA)设计1553B总线协议用的manchesterⅡ型码解码器的方法.通过采用Verilog HDL硬件描述语言和原理图混合输入法,使设计简洁有效.通过QuartusII开发软件对设计进行了时序约束和分析,最后给出了时序仿真...     

Altera Quartus Ⅱ 4．2设计软件正式发售

Actel为其以反熔丝为基础的Axcelerator现场可编程门阵列(FPGA)器件推出启动工具套装。Axcelerator启动套装有基本评估和先进建模两种版本，包括带有Actel AX250-PQ208 Axcelerator器件的评估板、Libero Gold集成设计环境(IDE)、使用指南及支持文档。     

Actel的FUSION可编程系统芯片获创新大奖

Actel公司宣布业界首款混合信号现场可编程门阵列(FPGA)———ActelFusion(tm)可编程系统芯片(PSC)荣获EDN杂志颁发2005年度数字IC和可编程逻辑类别的创新大奖。屡获殊荣的ActelFusionPSC能前所未有地将混合信号模拟功能、嵌入式Flash内存和FPGA架构集成到单芯片上,让设计人员迅速从概念步入完整的设计,并向市场推出功能丰富的系统。ActelFusion系列器件前所未有地将可编程模拟功能、高达8Mbit的高性能Flash内存,以及高达150万个系统门的系统内可编程(ISP)FPGA架构,集成到单芯片PSC上。ActelFu sion器件延续了该公司单芯片…     

利用AMSVF进行混合信号SoC的全芯片验证

在复杂的混合信号SoC芯片验证中,多数设计师选择在命令行模式中执行全芯片验证,本文将介绍适用于这种验证模式的AMSVF(AMS验证流程)。通过AMSVF,用户可以在Verilog和Spice之间方便地交换设计模块,模拟性能也可以通过多种功能得到大幅提升。     

Altium Nexar2004瞄准复杂FPGA设计

在传统的FPGA系统设计中，HDL对系统合成或连接大型模块来说并不理想。系统仿真可能既耗时又不易，软件开发集成复杂，再加上大多数系统设计采用分立处理器，从而导致FPGA的设计变化跟不上日益复杂的嵌入式系统设计。Altium的Nexar独立FPGA开发平台和“LiveDesign Enabled”系列产品及开发板，是PCB设计业界基于FPGA平台、全面     

Mentor FPGA开发工具

FPGA厂商一般都提供集成的开发环境,如Altera Quartus Ⅱ和Xilinx ISE,基本上可以完成所有的设计输入(原理图或HDL)、仿真、综合、布线和下载等工作.多采用它们,但它们在设计仿真和逻辑综合方面不够理想,因此一般都会提供第三方EDA工具的接口,让用户更方便地利用其他EDA工具.     

基于FPGA的电机控制器的设计

文中给出了一种基于现场可编程阵列(FPGA)器件的电机控制器设计方案,利用可编程逻辑器件的特点将电机控制所需的逻辑控制单元电路及外围接口电路等集成在一片FPGA中,提高了整个控制器的稳定性和可靠性;同时利用FPGA灵活的编程特点,可实现较复杂的电机控制算法,进而提高了控制性能;另外FPGA具有现场可重构的特性,保证了所设计的电机控制模块具有良好的可维护性,也大大方便了系统的设计和调试。     

全新Actel Libero集成设计环境(IDE)5.0版本

Actel公司推出全新的Actel Libero集成设计环境(IDE)5.0版本,用于设计和开发FPGA系列产品。新设计套件具有Synplicity和Actel的增强综合与布局布线     

基于Verilog HDL的DDS设计与仿真

详细阐述利用QuartusⅡ实现DDS(直接数字频率合成器)模块的方法和步骤。首先分析DDS的设计原理,并对其进行系统建模,利用Verilog HDL实现设计并在开发环境下进行功能仿真,选用现场可编程器件FPGA作为目标器件,得到可以重构的IP核,其可以很方便地实现复杂的调频、调相和调幅功能。利用该方法实现的DDS模块具有更广泛的实际意义和更良好的实用性。     

Actel公司宣布推出Libero集成设计环境（IDE）8．5版本

Actel公司宣布推出Libero集成设计环境（IDE）8．5版本．这套完整的软件设计工具系列已进一步扩展,支持新近推出的nano版本IGLOO和ProASIC3现场可编程门阵列（FPGA）。Libero IDE 8．5版本还提供对嵌入式数学构件（mathblock）的例示和配置支持．可用于Actel全新的耐辐射RTAX-DSP系列产品。