高水平抗辐射CMOS/SOS集成电路

本工作采用先进的全离子注入低温工艺,研制成八个高水平4000系列小规模CMOS/SOS集成电路品种,它们是SC_(4001)、SC_(4002)、SC_(4011)、SC_(4012)、SC_(4013)、SC_(4030)、SC_(4066)及SC_(4069)。这些电路除了电学参数满足相应体硅CMOS电路以外,还具有优良的抗辐照特性,其抗γ总剂量达1×10~7rad(Si),抗γ瞬态剂量率达5×10~(10)rad(Si)/s以上。 本文简要介绍CMOS/SOS器件抗γ总剂量辐照及抗γ瞬态辐照的基本考虑以及辐照实验的结果。     

CMOS/SOS集成电路的可靠性

本文综合了各类硅栅集成电路的可靠性数据,从塑料封装的商品化产品到用于军事和空间场合的高可靠气密封装集成电路的各种器件的失效率数据都包括在内。提供了关于用早期CMOS/SOS硅栅工艺生产和用先进工艺制备的器件的数据。这些先进工艺包括较低的硅片处理温度和允许采用较薄栅介质及较小特征尺寸的改进了的硅片加工技术。业已证明,CMOS/SOS集成电路的可靠性至少不低于体硅MOS电路可以达到的水平,因为它们所具有的失效模式更少。     

短沟道CMOS/SOS技术

本文提出了沟道长度从1～3μm的硅栅短沟道C-MOS/SOS器件的设计、制造和特性,讨论基本器件参量和它们之间的互相关系,并予以详细说明。工作在5伏电源电压时,短沟道器件显示了极高速和低功率的性能,工艺的重复性和电路的性能表明短沟道C-MOS/SOS工艺适合于VLSI的应用。     

CMOS/SOS集成电路输入保护电路设计

本文描述了一种CMOS/SOS集成电路输入保护电路的设计方法。根据保护电路原理,计算了不同保护电路的保护能力,并用实验加以证实。     

CMOS/SOS技术及其发展动向

SOS技术是改进半导体集成电路隔离工艺,提高电路性能而出现的一种新技术。它从六十年代初期问世以来,由于衬底材料和工艺等方面的原因,经历了十多年的徘徊。但是,SOS结构是半导体集成电路的理想结构。它的各有沅器件完全被兰宝石这样理想的绝缘体所隔离,大大地减少引线之间的寄生电     

CMOS/SOS器件长期可靠性试验

用本所研制的CMOS/SOS器件作了两项试验,即CMOS/SOS4012长期可靠性试验和不同版图设计、不同器件工艺研制的CMOS/SOS长期可靠性对比试验。试验结果表明:不同版图设计和器件工艺对CMOS/SOS器件可靠性有较大的影响;改进了版图和器件工艺研制的CMOS/SOS器件达到了较高的可靠性;不同栅介质结构的CMOS/SOS器件在高温加电运行中,阈值电压的变化是不同的。     

CMOS/SOS结构中的电荷收集

在CMOS/SOS试验结构中进行的电荷收集测量表明,甚至在强电离轨迹情况下,节点处收集的电荷数量大致与由沉积在硅层中收集的电荷量预测值相等。电荷收集测量表明,从蓝宝石衬底中没有收集到电荷。     

单片高压SOS/CMOS运算放大器

本文介绍了具有新型高压偏移栅SOS/MOS晶体管的单片高压运算放大器及其工作情况,工作电压为±100V(峰峰值为200V)。高压偏移栅SOS/MOS集成电路很适合应用于高压模拟电路。由于利用其固有全介质隔离法和抗闭锁性能,使得设计高压电路和设计低压电路一样容易。 本文提出的新型高压偏移栅SOS/CMOS晶体管在偏移栅区有一附加的中间电极,作为电压电平移动器。 当新型高压偏移栅SOS/MOS晶体管用作差分放大器的负载晶体管时,中极电极的输出可以直接加到下一个高压SOS/CMOS反相放大器的输入栅,因此可获得较小尺寸的芯片和较高的增益。单片高压SOS/CMOS运算放大器的芯片尺寸为1.6mm×1.6mm,工作电压为±100V。其开环增益为110dB(f<1kHz),可输出的电压为±100V(f<20kHz)和±20V(f<100kHz)。     

CMOS/SOS EPIC芯片组的瞬时和总剂量辐照特性

本文论述在EPIC(仿真和可编程序集成电路)芯片组中器件的临界失效剂量和总剂量特性的测量结果。这组芯片包括通用门阵列(GUA,TA11093),通用处理器(GPU,GP001),4K存贮器(TCS146),8K·ROM(TA11256),乘法器(GP503)和电平转换器(GP511)。在21组试验中采用的所有这些类型CMOS/SOS器件都是用辐射加固工艺制造的,进行这个试验是为了确定总剂量加固的重复性。 瞬态测量是在一个使用能量为15或40MeV的20毫微秒电子脉冲的线性电子加速器上进行的。引起GPU器件暂时功能失效所要求的失效剂量率和剂量/脉冲的测量也使用2.1微秒脉冲宽度进行。还研究了失效剂量率的偏置依赖关系和对使用总剂量辐照的组件的剂量率的影响。结果表明,对于较低的偏置电压和被总剂量劣化的组件,失效剂量率降低了。对于事先未经辐照的器件,其存贮数据的失效剂量率在4.5×10~(10)到4.1×10~(11)拉德(si)/sec的范围内变化。通过漏电流、动态电流、速度的平均值和标准偏差、以及在这个部件系列中有代表性的器件类型的功能与剂量的关系来描述加固的重复性。     

体硅CMOS和CMOS／SOS器件总剂量试验方法比较

我们对不同CMOS工艺技术制作的器件在高低剂量率条件下的试验结果作了比较,低剂量率的试验进行了一年多的时间,以期能尽量接近空间的剂量率;高剂量率试验的器件可以在室温下进行长时间退火,也可以在高温下作短时间的退火。对某些器件来说,100℃的退火温度太低了。文中列出了期望值与实际值的差异,亦对改进实验步骤提出了建议。     

高速MIL—STD—1750A CMOS/SOS微处理机

一种高速、低功率、硬化的MIL-STD-1750A(USAF)CMOS/SOS芯片装置已研制成功.这种芯片完全符合于MIL- STD-1750A并包括以下选择项:计时器A和B、触发计数器、启动ROM控制以及DMA控制.专用元件已制成芯片,以便进行试验和软/硬件综合.硬化型和空间硬化型芯片二者都已进行研制.为支援芯片装置,已研制出一套包括处理机监视器在内的硬件和软件开发工具的综合装置.本文叙述了1750A微处理机结构、它的CMOS/SOS实现以及在支援工具的开发中考虑适用于用户的方法.     

东芝公司开发出采用CMOS/SOS技术的超高速门阵列

日本东芝公司使用CMOS/SOS技术开发出具有世界最高水平的超高速门阵电路,其中以门数为8,370的门阵列“T7027”和16×16位乘法器LSI“T9503”等电路已达到了实用化阶段,该公司在组装本公司工业用的计算机“TOSBAC G8050”的同时,从今年12月开始将以超高速、低功耗为主要目标,以特殊应用领域为对象进行市售活动。     

日本东芝公司研制出8000门的CMOS SOS门电路

东芝公司应用SOS技术、研制出了高速—低功耗的8000门CMOS门电路.所谓SOS技术,就是在兰宝石基片上外延生长一层硅,然后再在硅膜上形成晶体管.由于兰宝石具有更好的绝缘性,所以同硅相比,布线部分同基板间的分布电容减小,从而实现了高速与低功耗的特性.这种LSI是在9.84×9.92mm的片子上,集成了35,000个器件.同使用硅片的CMOS门电路相比,速度约提高一倍,与ECL电路相比,功耗小了一个数量级.     

利用改进的固相外延技术改善CMOS/SOS器件的特性

ＣＭＯＳ／ＳＯＳ器件同体硅ＣＭＯＳ器件相比,载流子迁移率较低,沟道漏电电流较大,它们主要是由异质外延硅膜缺陷,特别是靠近硅蓝宝石界面的硅膜缺陷造成的．本文描述一种改进的固相外延技术提高外延硅膜质量进而改善ＣＭＯＳ／ＳＯＳ器件特性的实验结果．     

CMOS霍尔传感器介绍

ＣＭＯＳ霍尔传感器介绍黄小平目前在控制领域所应用的传感器的性能要求越来越严格。一方面，要求尽可能精确，且可靠性要很高；而另一方百，要求价格尽可能低廉。数字式霍尔传感器是一种理想的器件，它把机械量转化成电信号，并对外部场强变化作出反应，当场强超过某一值...     

改性的薄SOS膜CMOS器件辐射加固特性

利用注硅固相外延的方法对0.2μm SOS薄硅膜材料进行改性,并制作了单管pMOSFET,nMOSFET及54HC04电路．测量了单管的迁移率,并对样品进行了瞬态辐射实验和总剂量辐射实验,发现用改性后的SOS薄硅膜材料制作的电路,不仅具有同标准0.5μm SOS材料制作的电路相当的动态特性,而且具有很好的抗瞬态辐射能力,并且其抗总剂量辐射能力也达到了很高的水平．     

改性的薄SOS膜CMOS器件辐射加固特性

利用注硅固相外延的方法对0.2μm SOS薄硅膜材料进行改性,并制作了单管pMOSFET,nMOSFET及54HC04电路.测量了单管的迁移率,并对样品进行了瞬态辐射实验和总剂量辐射实验,发现用改性后的SOS薄硅膜材料制作的电路,不仅具有同标准0.5μm SOS材料制作的电路相当的动态特性,而且具有很好的抗瞬态辐射能力,并且其抗总剂量辐射能力也达到了很高的水平.