基于OpenRISC1200的语音识别SoC设计

介绍了一种基于OpenRISC1200嵌入式微处理器内核的语音识别片上系统(SoC)的设计方法,以及OpenRISC1200内核和WISHBONE片上总线及其特点,最后利用现场可编程门阵列(FPGA)验证了该语音识别SoC设计的可行性.     

基于ARM7TDMI的SoC中MP3子系统的设计

以信息系统作为目标直接优化软、硬件的片上系统(SoC)将大大节省软件和芯片资源,大大提高系统的集成度和性价比.文中主要介绍基于ARM7TDMI的面向多媒体的SoC中MP3子系统的优化设计.通过在SoC中增加多媒体加速器(MMA)模块和片上SRAM以及相关的软件优化方案,提出了一种基于低端精简指令集计算机(RISC)处理器核的面向多媒体应用(MP3)的SoC设计方法.该设计方法通过RTL验证,ADS(ARM Developer Suit)软件仿真,并通过MPW(Multi-Project Wafer)的流片已生产出实际芯片.在实际的芯片样机上得到了验证,达到了设计效果.     

基于AMBA架构的SoC芯片验证的方法

当集成电路设计规模不断扩大,复杂度越来越高,片上系统(SoC,System-on-Chip)实现的功能越来越强大的时候,SoC芯片的功能验证逐渐成为设计中的瓶颈。本文提出了一种使用Synopsys公司的AMBA验证IP对基于AMBA(Advanced Micro-controller Bus Architecture)总线架构的SoC芯片进行功能验证的方法。     

基于ARM7TDMI的SoC的FPGA验证平台的设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的百万门级FPGA验证平台。介绍了怎样设计平台并利用该平台进行IP核验证、底层硬件驱动和实时操作系统及高层应用软件的验证。使用该平台能够基本验证SoC系统的设计,并加快SoC系统的开发。整个系统原理清晰,结构简单,扩展灵活、方便。     

SoC设计语言：SystemC

应用的需求和集成电路工艺的发展促进了复杂的片上系统(SoC)的实现，同时也要求新的设计方法以支持复杂SoC的设计。高效率的软硬件联合设计需要对整个SoC进行更高层次(例如Transaction Level)的抽象以提供更快的仿真速度及更高效率的SoC设计验证方法。本文介绍了一种重要的SoC设计语言：SystemC，以及基于SystemC的Transaction Level模型和使用Transaction Level模型进行SoC的软硬件联合设计的方法。     

用于嵌入式ARM片上系统的仿真平台

为了克服片上系统(SoC)的设计挑战，半导体业正采取一种基于系统原型设计的设计方法。系统原型设计是将一个片上系统设计映射到一个基于FPGA的仿真平台上，在接近运行速度的情况下验证硬件和软件。这样，就缩短了设计周期，提高了对硅设计一次成功的把握。Atmel公司已经开发出一个仿真平台，用于基于嵌入式ARM微控制器的片上系统，该平台已经成功用于很多先进的片上系统应用中。     

基于ARM7TDMI的SoC芯片的FPGA验证平台设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的FPGA验证平台,介绍了怎样利用该平台进行软硬件协同设计、IP核验证、底层硬件驱动和实时操作系统设计验证.使用该平台通过软硬件协同设计,能够加快SoC系统的开发.整个系统原理清晰,结构简单,扩展灵活、方便.     

针对SoC的软硬件联合仿真方法

片上系统(System on Chip,SoC)是芯片设计的发展趋势,仿真与验证是芯片设计中最复杂、最耗时的环节之一。基于传统的数字电路验证方式对SoC设计验证效率低下的问题,提出了一种低耦合度的软/硬件联合仿真方法。软件调试过程的打印信息语句被微处理器仿真模型执行时,将向通用输入输出(General Purpose Input/Output,GPIO)输出相应的字符串,监视器模块检测GPIO的输出,并还原字符串信息,构建了软/硬件联合仿真。SoC设计实践证明,该方法大大减少了仿真的工作量,是一种非常实用有效的SoC仿真方法。     

片上系统的模型检验

片上系统(SoC)的验证是一个比较复杂的问题，仅靠模拟仿真无法保证SoC设计的正确。形式化方法是利用数学推理的方法来证明其正确．是对SoC设计进行验证的一条重要途径。模型检验技术是一种完全自动化的形式化方法，针对模型检验技术，讨论了在SoC验证中的应用，指出在SoC设计中，只有把模拟仿真与形式化、半形式化的方法结合起来，才能更好的对SoC进行验证。     

基于Cortex＿M3内核的SoC芯片软硬件协同验证平台设计实现

<正>片上系统(SystemonChip,SoC)一般包括可配置的通用IP核和用户自行设计的专用IP核组成的系统^[1]。SoC芯片的规模、复杂度和集成度日益增加，芯片验证的时间占据了整个研发周期的三分之二，验证的充分性有效地保证了芯片投片的成功率^[2]。在基于处理器IP设计构建出SoC芯片系统后，如何对系统架构和各功能进行验证的复杂度也在不断提高。在SoC芯片设计阶段的验证，通常分为两个阶段来进行验证。第一个阶段是在设计初期，使用软硬件协同仿真技术进行早期验证与开发，在此过程中主要是利用仿真技术对硬件系统功能进行验证以及设计漏洞的调试，是SoC设计中非常重要的环节。