组合电路可测试性技术的研究

随着集成电路设计规模的不断增大,在芯片中特别是系统芯片SOC(system on a chip)中组合电路的可测试性设计方法变得越来越重要.本文采用内建自测试技术对组合电路进行可测试性设计,详细分析了组合电路内建自测试的实现原理.通过将测试生成及响应分析逻辑置入电路内部,提高了电路的可控制性和可观察性,从而可使该电路的测试和诊断快速而有效.最后对8位行波进位加法器的内建自测试设计过程进行了详细分析,并通过MAX pluslI将其实现.     

基于微程序设计的内建自测试技术研究

介绍了一种基于微程序构建的控制系统内建自测试体系,设计中运用了3种不同类型的微指令,将性线移位寄存器作为响应分析器,用于电路响应信号压缩;对自测试体系在测试诊断过程中各微程序执行的工作流程和诊断原理进行详细分析.基于微程序设计的控制系统诊断体系具有较高的故障诊断和检测效果,可精确定位系统中板级电路故障.     

基于可配置的2-D LFSR结构优化设计

线性移位寄存器由于具有较好的随机性而用于测试矢量生成,但是一维线性移位寄存器不能生成确定性向量。基于可配置的二维线性移位寄存器（2-DLFSR）矢量生成器,无需存储测试矢量,能生成期望的测试矢量。针对可配置的2-DLF—SR结构,提出了基于矩阵优化设计方法。首先,将期望的测试集划分为互不相容的相容输入集,再通过搜索最大相关项以确定可配置2-DLFSR的结构。经实例验证,该设计方案简单可行,硬件开销进一步减少。     

基于LFSR种子重播的组合电路测试方法研究

针对组合电路测试数据量大的缺点,提出了一种基于LFSR种子重播的组合电路测试方法,该方法利用内建自测试技术自动生成测试矢量,并利用一个LFSR（Linear Feedback Shift Register）的种子对多个确定性测试向量进行编码压缩,能够显著提高测试数据的压缩率和保证测试的故障覆盖率。仿真试验表明,该方法具有测试序列长度短和故障检测率高的优点,可用于大规模数字电路的自动测试矢量生成。     

SOC片上嵌入式微处理器核的可测试性技术

本文介绍了SOC片上嵌入式微处理器核的各种可测性方法,从是否添加可测性电路来分,可分为基于硬件的自测试方法和基于软件的自测试方法.基于硬件的自测试方法是利用各种可测性设计技术实现对微处理器核的测试,包括插入DFT测试电路的方法和基于BIST技术的功能性测试方法.本文提出了一种BIST型的具体测试结构,可用于测试一个简单8位处理器核;基于软件的自测试方法则是利用处理器核本身的指令集来实现自我测试.文中最后分析了这2类测试方法的优缺点和未来微处理器核的测试发展方向.     

基于FPGA的并行PRBS序列的实现

本文从伪随机序列(PRBS——pseudo random sequence)的性能原理入手,介绍了一种以经典的线性反馈移位寄存器(LFSR——linear feedback shift register)电路为基础,采用并行处理方式的高速PRBS发生器,并在通用FPGA芯片上予以实现。该发生器在保证等效性的前提下,有效降低了工程实现的困难,为高速电子系统测试信号提供一种可行的解决方案。     

基于FPGA中FIFO误码率软硬件测试方法

文中介绍用FPGA中FIFO的误码率软件和硬件测试方法,简介数据比较程序;说明硬件测试中伪随机码序列特点和生成原理,并对比较时如何使数据对应做出讨论.最后列出测试结果,比较这两种方法的优缺点.     

基于电路分块方法的超大规模集成电路测试技术

随着集成电路工艺和规模的飞速发展,使得VLSI测试变得日益困难,因此测试技术成为VLSI领域的一个重要研究课题。在分析VLSI测试的瓶颈问题基础上,介绍了几种电路分块算法,分析了分块算法对于VLSI测试的必要性。利用分块算法将原始电路划分为若干子块有利于采用不同BIST结构对子块进行测试,使得一定时间内电路翻转次数降低,而功耗也随之降低;通过比较并行BIST和扫描BIST的实验结果,发现并行BIST获得的系统故障覆盖率高于扫描BIST。     

模拟电路可测试性分析模型建立

对机载电子设备做可测试性分析是设计ATS的第一步,只有这样才不会在设计过程中无谓地浪费测试资源.本文通过建立各种不同故障类型模拟电路的可测试性分析模型,论述了利用DES理论建立模拟电路可测试性分析模型的基本方法.对模型分析得到的故障隔离率与实际值相吻合.用DES理论建立的模拟电路可测试性分析模型可以与数字、数模混合电路模型在统一的框架中进行可测试性分析,对电路可测试性分析起到一定的作用.     

一种混合模式BIST的低功耗设计

针对一种基于折叠集的test-per-clock结构的混合模式BIST进行了低功耗优化设计.该设计方案针对伪随机测试序列与折叠测试序列采用了不同的方法来优化测试生成器,在电路结构上利用双模式LFSR将两部分测试生成器有机地进行了结合.     

低压断路器开断特性的仿真研究

低压断路器广泛应用于工业与民用。现代化的电器研究需要利用计算机求解获得以前依靠实验才能获得的开断波形及性能参数 ,以用于新产品开发、优化设计及模拟实验。建立了基于磁流体动力学的低压断路器开断电弧模型 ,结合对电磁机构动特性的有限元分析 ,计算仿真了低压断路器的开断。结合可视化技术 ,研究了低压断路器开断的可视化仿真。     

提高断路器限流特性的研究

背后击穿现象降低了断路器限流特性,采用改善气流流动通道的方法是减少背后击穿现象的有效途径.本文介绍了对灭弧栅进行改进以改善气流流动通道,减少背后击穿现象的过程,以及改进后断路器的试验效果.     

超声波电机谐振驱动电路仿真与实验研究

根据超声波电机的容性负载特性,通过串联匹配电感,构成由超声波电机本体参与的LC谐振升压的无变压器式驱动电路。文章提出了固定所有电路参数,只改变驱动信号频率、占空比和谐振周波数的方法,实现对超声波电机的驱动控制。以USR30为研究对象,对此方法进行实验验证,并为进一步有效地驱动控制电机提供可靠的依据。     

参数化的嵌入式乘法器测试技术研究

设计并实现了一种利用内建自测试（built-in self-test ,BIST ）技术对Alteral公司FPGA芯片中嵌入乘法器资源实施故障检测与诊断的方法。该方法利用V HDL语言设计一种独立于乘法器内部结构测试算法,通过3次配置下载,可以检测出芯片中嵌入乘法器资源在工作模式下所有固定故障类型,同时能够对故障乘法器进行定位。最后在被测乘法器测试模型之上设计了完整的BIST 测试电路,通过对该电路的实测,验证了文中测试方法的准确性与有效性。     

基于虚拟仪器电路在线测试系统

文中介绍电路在线测试的原理，分析电路故障诊断系统的发展方向和虚拟仪器技术，提出一种基于虚拟仪器的电路在线测试系统，并给出其软硬件构成和具体的实现系统。     

10kV VS1型断路器二次回路的隐患及改进方案

分析和讨论了一起越级跳闸事故的原因和防范措施,指出10kV VS1型断路器二次回路可能存在的隐患,对正在运行的该型断路器提出了两种改进方案,并对电气设计提出了合理化建议。