GaAs自对准高温栅全离子注入运放差分输入电路研究

本文主要从事GaAs自对准高温栅全离子注入技术(SAG)的研究,并以此工艺为基础,制作了WSi_xN_y/GaAs SBD,栅长分别是0.8μm和0.5μm的MESFET和GaAs.高速运算放大器差分输入电路.其中制造的耗尽型MESFET,栅长0.8μm,栅宽25μm,夹断电压V_P=-2.5V,跨导gm达170mS/mm栅宽,饱和压降V_(dss)仅0.7V,漏源击穿电压BV_(dx)达6V.制造的GaAs运放差分输入电路,最大直流增益30dB,在1GHz下仍有29dB的增益,平均直流增益22dB,输入失偏较小,电源8～12V可调,其性能达国外1985年实验室研制水平.在电路设计中,采用SPICE3a7程序,成功地进行了GaAs差分输入电路模拟和设计.     

GaAs高温栅全离子注入平面工艺及GaAs数字二分频器

介绍了一种适用于砷化镓数字电路的Bp—SAG工艺。在该工艺基础上研制的GaAs数字二分频电路,最大工作频率达到2.25GHz,等效门延迟为92ps。     

高性能全差分运算放大器设计

为了得到更高的增益和更好的稳定性,采用两级放大结构和两种共模反馈环路,设计了一种基于0.18μm CMOS工艺的高性能两级全差分运算放大器。仿真结果表明,设计的运放在1.8V电源电压和5pF负载下,直流增益为97.12dB,单位增益带宽为756MHz,共模抑制比为323.24dB,相位裕度为46°。该运放可以运用于低压电路、高精度A/D转换器等。     

一种基于准浮栅技术的新型低压全差分运算放大器

讨论分析了准浮栅晶体管的工作原理、电气特性及其等效电路。基于准浮栅 PMOS 晶体管,设计实现了全差分运算放大器。在 1.3V 的单电源电压下,运算放大器的最大开环增益为 63.7dB,相位裕度为 63°,单位增益带宽为26.1MHz。利用本文设计的准浮栅全差分运放,设计实现了增益可调的放大器。     

低电压全差分运算放大器的优化设计

设计了一种适合于带通SigmaDelta调制器的低电压低功耗全差分跨导放大器。在采用增益提高技术和尾电流复制技术的基础上,对电路参数进行优化,使运放获得了较高的性能。采用0.35μmCMOS工艺,模拟结果表明,环路带宽为278MHz,直流增益大于80dB,输入阶跃为4V时,在0.1%的精度下建立时间为9.1ns,动态范围达到83.2dB,电源电压为2V,总的功耗为4.2mW。     

一种带共模反馈电路的套筒式全差分运算放大器

基于Chartered 0.35 μm工艺,设计了一种带共模反馈电路的套筒式全差分运算放大器.该电路主要由套筒式结构的主运放、偏置电路和共模反馈电路组成.仿真结果表明,设计的电路开环增益为79.4 dB,单位增益带宽为179 MHz,相位裕度为75.5°(负载Cload= 3 PF),功耗为2.31 mW.提出了一种全...     

全离子注入自对准难熔金属氮化物复合栅GaAs MESFET技术研究

本文研究了先进的全离子注入自对准难熔金属氮化物复合栅ＧａＡｓＭＥＳＦＥＴ场效应晶体管的工艺技术．首次使用Ｍｏ／ＺｒＮ作为复合栅的材料，ＡＩＮ薄膜作为器件介质钝化层，制作出了可用于ＧａＡｓ超高速集成电路的场效应晶体管，晶体管的跨导为１６０ｍＳ／ｍｍ，其栅漏反向击穿电压大于５Ｖ．     

一种高速CMOS全差分运算放大器

设计并讨论了一种高速CMOS全差分运算放大器.设计中采用了折叠共源共栅结构、连续时间共模反馈以及独特的偏置电路,以期达到高速及良好的稳定性.基于TSMC 0.25 μ m CMOS工艺,仿真结果表明,在2.5V的单电源电压下,运算放大器的直流开环增益为71.9dB,单位增益带宽为495MHz(CL=0.5pF),建立时间为24ns,功耗为3.9mW.     

一种快速全差分CMOS运算放大器

文章在CSMC0．5μm／5V硅CMOS工艺模型下,设计了一种用于电表计量芯片的全差分运算放大器。该运放采用两级结构,其中第一级为折叠式共源共栅结构,第二级为PMOS输出缓冲结构。文章采用开关电容技术实现共模反馈以稳定输出共模电压,跟传统方法相比,这将能降低芯片面积及降低功耗。采用HSPICE软件对该电路进行仿真,仿真结果表明在负载电容为2pF情况下,该运算放大器具有开环增益为84．7dB、单位增益带宽达44．8MHz、相位裕度为67°、闭环小信号建立时间为39ns。     

低电压高速CMOS全差分运算放大器设计

设计了一种低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构、连续时间共模反馈电路以及低压宽摆幅偏置电路,以实现在高稳定性下的高增益带宽、大输出摆幅。在Cadence环境下,基于TSMC 0.25μm CMOS标准工艺模型,对电路进行了spectre仿真。在2.5V电源电压下,驱动1pF负载时,开环增益71.6dB,单位增益带宽501MHz,功耗4.3mW。     

运算放大器输入电容的研究

通常在运算放大器(OP)的数据表格中,都来列出输入电容C_i。那么,OP的C_i大致有多大?怎样来对它测量?对于不同类型的OP,其C_i有些什么差异和规律?怎么来解释它们,并如何消除所带来的影响,得到更加合理的应用电路,这些就是本文要探讨和研究的问题。     

MOS管差分输入运算放大器的失调电压及其温度漂移

由于MOS管具有极高的输入阻抗(10~9～10~(12)),现已越来越广泛地用于各种运算放大器中。但是,由MOS FET代替双极型管作输入级时运放的失调电压及其温漂比较大。 本文分析MOS FET作差分输入级运放X56失调电压及其温漂产生的原因,同工艺的关系以及改进措施。     

全差分运算放大器中共模稳定性的分析

本文提出了用在增益可调放大器中,差分电压放大器中共模反馈稳定性的分析。本文分析了在差模运算放大器中内部共模反馈电路(CMFB)和外部由电阻构成的正反馈网络。共模反馈电路用来确保运算放大器的稳定性,外部的正反馈网络需要留心防止"锁死状态"。本文的运放采用折叠式共源共栅结构,用SMIC0.18μm混合信号工艺进行流片。     

增大全差分放大器共模范围的电路

全差分放大器已经很通用,这是因为它们具有低失真、良好的噪声抑制和与差分ADC的简单接口。本文所示的电路(见图1)用少量外部电阻器可增大全差分放大器的共模范围。本电路用分压器技术降低差分放大器输入电压。此方法是从应用于单片仪表放大器(INA148)的技术改进后用于全差分放大器。用给出的配量可实现大约±90V的放大器共模范围(差分增益大约1.0)。用较大的R1/R2比可实现更宽的共模增益范围。在实现这种拓朴结构时,3个重要的考虑是确定增益、最大共模范围和共模抑制。分析的基础是把差分放大器模型化为压控电压源(图2)。为了简化分析,…     

自对准LaB_6栅全离子注入GaAs IC工艺实验研究

<正> 近年来,自对准耐高温栅工艺(SAG)已成为国际上研究GaAs VHSIC的主要工艺途径之一。这是因为该工艺流程短,成品率高。但它需要选择制作肖特基势垒栅的材料,以在高温800℃)退火后势垒特性基本不退化。已报导过的难熔材料有TiW,TiWSi,WAl,WN,WSi等。自1985年第17届SSDM上报导了一种LaB_6/GaAs势垒的耐高温特性之后,LaB_6成为自对准耐高温栅GaAs工艺的一种新的有希望的材料。为配合开展势垒特性研究的结果用于将来的器件工艺,进行了以下专题实验:1)制LaB_6栅工艺与增强型MESFET的薄有源层相容性研究;2)LaB_6栅与离子注入层同时高温退火的工艺研究;3)自对准LaB_6栅离子注入形成高浓度(N~+)接触区的结构研究;4)双层布线中简化互连工艺的研究。     

全差分超级自适应偏置跨导运算放大器

介绍了一种低电压、高效率的全差分自适应偏置跨导运算放大器。采用甲乙类的差分结构作为输入级,包含一个本地共模反馈结构(LCMFB),用以提供额外的电流自举,同时也提高其增益带宽积(GBW)和达到近乎理想的电流效率。采用TSMC 0.25μm标准工艺,实现全差分超级自适应运算放大器。为了比较,同时实现了传统的跨导运放和单端输出超级自适应运放。在10μA偏置电流和2 V工作电压下,与传统结构相比,超级自适应运放的转换速率提升了200倍,增益带宽积提高了4倍;而其全差分结构相对单端结构在几乎所有性能提升一倍的同时,还获得很好的共模抑制比和电源抑制比。     

改进型折叠式共源共栅运算放大器电路的设计

在套筒式共源共栅、折叠式共源共栅运放中,折叠式共源共栅运算放大器凭借较大的输出摆幅和偏置电压的较低等优点而得到广泛运用。但是,折叠式的这些优势是以牺牲较大的功耗、较低的电流利用率而换取的。本文以提高电流利用率为着手点设计了一种改进的折叠式共源共栅运算放大器,在相同的电压和负载下改进的折叠式共源共栅运算放大器能显著提升跨导、压摆率和噪声性能。仿真结果表明在相同功耗和面积的条件下,改进的折叠式共源共栅运算放大器的单位增益带宽和压摆率是折叠式共源共栅运放的3倍。     

一种全差分增益增强型运算放大器的设计

设计了一种用于高速ADC中的全差分运算放大器。该运算放大器由主运放、4个辅助运放和一种改进型开关电容共模反馈电路组成,主运放采用折叠式共源共栅结构,并引入增益增强技术提高增益。采用SMIC 0.18μm,1.8 V工艺,在Cadence电路设计平台中利用Spectre仿真,结果表明：运放增益达到115 dB,单位增益带宽805 MHz,而功耗仅为10.5 mW,运放在8 ns的时间内可以达到0.01%的建立精度,可用于高速高精度流水线( Pipelined) ADC中。     

一种全差分增益自举运算放大器的设计

设计实现了一种具有高增益大带宽的全差分增益自举运算放大器,适用于高速高精度流水线模数转换器采保电路的应用.增益自举放大器的主放大器和子放大器均采用折叠共源共栅式全差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压.该放大器工作在3.0 V电源电压下,单端负载为2pF,采用0.18Wn CMOS工艺库对电路进行仿真,结果显示该放大器的直流增益可达到112dB,单位增益带宽为1.17GHz.