HEMT DCFL倒相器的模拟分析

目前,对HEMT逻辑单元电路的模拟分析基本上是基于SPICE模型,采用曲线拟合及参数提取等方法完成,较难从模拟结果直接获得有关器件物理参数与电路性能指标,给HEMT高速IC逻辑设计带来了困难。本研究进行了HEMT门特性的理论分析,提出了模拟HEMT DCFL倒相器直流传输特性及瞬态特性的新模型,并进行了计算机模拟。 在进行直流传输特性模拟时,讨论了电压传输过程中三个不同的工作区,利用K.Park提出的HEMT I—V特性模型,可得到各区输入与输出电压关系,即可完整地模拟出HEMT DCFL倒相器的直流传输特性,克服了C.H.Hyun模型中仅能模拟过渡区的缺陷。另外,还计算了负载管阈电压和源电阻对传输特性的影响。 Hyun简单地运用了导电机理不同于HEMT的GaAs无栅FET饱和电流表达式计算延迟时间,带来了一定的误差,本研究仍使用K.Park的I—V特性模型计算负载管导通电流,较为正确地计算出延迟时间与驱动管栅宽、负载管阈电压及电源电压的关系。 由于模型将器件的物理参数与电路性能指标有机结合,且较为全面地考虑了影响倒相器特性的诸因素,故较好地指导了HEMT IC的设计。     

BiCMOS倒相器延迟特性的计算与分析

本对ＢｉＣＭＯＳ倒相器延迟特性进行了系统研究,在分析比较ＭＯＳ与双极器件及其组成电路不同状态下的工作特点基础上,得到ＢｉＣＭＯＳ倒相电路在小注入,大注入和集电极寄生电阻等不同限制条件下的延迟时间的解析关系式,结果表明该模型具有近似于ＳＰＩＣＥ数值模拟精度,为各类高性能ＢｉＣＭＯＳ电路的优化设计与分析提供了理论依据。     

E/D型HEMT DCFL倒相器

<正> 一、引言为了满足超高速计算机、高速数据处理和卫星通信等高性能电子系统的迫切需要,人们一直在寻求和开发新的超高速和微波器件。利用异质界面二维电子气(2DEG)高迁移率特性的高电子迁移率晶体管(HEMT)及其IC已显示出巨大的发展潜力和广阔的应用前景。因而成为最有希望的候选者之一。以增强型(E型)HEMT为开关管、耗尽型(D型)HEMT(或饱和电阻)为负载的E/D(或E/R)型直接耦合场效应晶体管逻辑     

E/D型HEMT DCFL倒相器

<正> 电子工业部第十三研究所于87年5月在国内首次研制成功HEMT数字IC的基本单元电路——E/D型HEMT DCFL倒相器。该电路具有器件数少、逻辑设计简单、速度快、功耗小等特点,因而特别适合于超高速、低功耗LSI/VLSI。采用中科院半导体提提供的MBE材料,其结构是在SI GaAs衬底上,依次生长     

基于速度饱和的CMOS倒相器延迟模型

提出了一个新的小尺寸CMOS倒相器延迟模型,它考虑了速度饱和效应以及非阶梯的输入信号对延迟的影响并给出了倒相器快输入响应与慢输入响应的判据,模型计算结果与SPICEBSIM1模型的模拟结果吻合得很好.     

基于速度饱和的CMOS倒相器延迟模型

提出了一个新的小尺寸CMOS倒相器延迟模型,它考虑了速度饱和效应以及非阶梯的输入信号对延迟的影响并给出了倒相器快输入响应与慢输入响应的判据,模型计算结果与SPICEBSIM1模型的模拟结果吻合得很好.     

CMOS／SIMOX倒相器的抗总剂量辐照特性

对条栅ＣＭＯＳ／ＳＩＭＯＸ倒相器在不同偏置条件下进行了＾６０Ｃｏγ射线的总剂量辐照试验，比较研究了ＰＭＯＳ、ＮＭＯＳ对倒相器功能的影响，发现ＮＭＯＳ抗总剂量副照性能比ＰＭＯＳ差，主要是ＮＭＯＳ引起器件功能的失效。     

Submicrometer insulated-gate inverted-structure HEMT for high-speed large-logic-swing DCFL gate

Application of insulated-gate inverted-structure HEMT (I²-HEMT) to the enhancement/depletion (E/D) type direct-coupled FET logic circuits has been investigated. Superior electric characteristics were attained in a submicrometer-gate FET and ring oscillator. The threshold voltage shift with a reduction of gate length from 1.2 to 0.7 µm was as small as -0.05 V at 300 K. Drain conductances were very small and were 2.0 and 3.6 mS/mm at 300 and 77K, respectively. Gate leakage current was small enough even at a gate voltage of + 1.4 V both at 300 and 77 K, and a logic swing of larger than 1.2 V was achieved using a DCFL inverter. A 21-stage E/D-type DCFL ring oscillator with an 0.8-µm gate length showed a minimum gate delay of as small as 18.0 ps at a low power dissipation of 520 µW/gate at 77 K. High-speed and large logic-swing characteristics of the I²-HEMT DCFL circuits are accomplished by forming an undoped AlGaAs layer as a gate insulator on the inverted-structure HEMT structure.     

A 45 K-gate HEMT array with 35-ps DCFL and 50-ps BDCFL gates

A 45 K-gate emitter-coupled-logic (ECL)-compatible array with unbuffered and buffered direct-coupled FET-logic (DCFL and BDCFL) gates has been developed using 0.6-μm-gate high-electron-mobility transistors (HEMTs) and four-level gold-based interconnects. The high-speed DCFL gates and more functional BDCFL gates are used to replace ECL macros efficiently. The basic cell, equivalent to four three-input NOR gates, consists of 12 enhancement-mode (E-mode) HEMTs, four depletion mode (D-mode) HEMTs, and two source-follower buffers. The basic gate delay times are 35 ps for 0.24-mW unbuffered DCFL gates and 50 ps for 0.38-mW BDCFL gates. The gate array chip is 9.8×9.8 mm and contains 45600 gates. The chip dissipates 11 W in 80% gate use. Silylated polymethyl silsequioxane (PMSS), which has a low dielectric constant of 3, is used for the interlayer dielectrics to reduce wiring delay     

1μm栅HEMT DCFL门电路及环形振荡器的设计与实验研究

利用作者提出的HEMT DCFL倒相器直流传输特性及瞬态特性计算机分析的模型,设计并制成了HEMT DCFL门电路及环形振荡器.在电路设计中,重点讨论了E/D NEMT倒相器的电路性能与器件的主要参数(栅长、栅宽、阈压)间的理论关系.工艺研究中,建立了挖栅时沟道饱和电流Is′与阈压值V_(t~h)间关系的理论曲线,并改进了传统化学湿法刻蚀工艺的阈压均匀性及E,D器件电流匹配的控制精度.实验制作了栅长为1μm的增强型和耗尽型HEMT.在1×1mm范围内,阈压偏差小于50mV,E/D倒相器的传输特性为:V_(OH)≈V_(DD),V_(OL)<0.1V,高、低电平转换范围仅0.1V,噪容达0.3V左右.研制的9级、17级环形振荡器,在V_(DD)为0.5V到3.5V范围内都观察到正弦波振荡波形.     

Power model for DCFL family

A model to estimate power consumption in GaAs direct coupled FET logic (DCFL) family, which is based on sensitivity computations, is reported. Comparisons against SPICE simulations show errors smaller than 5% in power consumption estimation, while CPU time is reduced by more than two orders of magnitude     

GaAs DCFL超高速集成电路研究

直接耦合场效应逻辑（ＤＣＦＬ）具有简单的结构、良好的速度／功耗性能，是ＧａＡｓＦＥＴＬＳＩ电路中一种重要的逻辑形式。传统Ｅ／Ｄ型ＤＣＦＬ电路具有较低的成品率和较差的温度特性，本文研究了改进的Ｅ／Ｅ型ＤＣＦＬ电路。对Ｅ／Ｄ、Ｅ／Ｅ型ＤＣＦＬ电路的直流、瞬态及温度特性进行了分析、模拟和比较，Ｅ／Ｅ逻辑具有良好的高温性能。经优化设计，最后制作出单门延迟约１００ｐｓ、单门功耗约１ｍＷ的Ｅ／Ｄ和Ｅ／Ｅ型ＤＣＦＬ电路，且Ｅ／Ｅ型电路较Ｅ／Ｄ型电路具有更高的成品率。     

High-speed and low-power GaAs DCFL divider

High-speed and low-power divide-by-252 or -256 circuit have been fabricated by using high-transconductance GaAs enhancement-mode MESFETs. This variable-modulus divider is able to operate up to a clock frequency of 3.7 GHz. The total power dissipation at the maximum frequency is 180 mW, and it is as low as 42 mW and 30 mW at 3 GHz and 2.5 GHz, respectively.     

GaAs DCFL电路研究

给出了对ＤＣＦＬ电路单元的研究，包括电路设计和用先进的Ｐ埋层自对准栅工艺制作电路的实验结果。表明它可以适用于大规模ＧａＡｓＤＣＦＬ电路的设计和制造。     

逆变电路仿真研究

逆变是伴随着电力电子技术的发展而产生的一种电源电路.文章着重应用Matlab中的simulink工具箱对逆变电路的原理进行仿真,首先对单相逆变电路中三种不同负载形式进行仿真,最后推广到三相逆变电路,分析了不同电路形式下的波形,对逆变初学者有很好的借鉴意义.     

采用IGCT电压型逆变器的高压变频器仿真研究

集成门极换向型晶闸管(IGCT)的优良性能使其适合于实现高—高方式的高压变频调速装置。本文主要应用IGCT中点箝位电压型逆变器的高压变频器进行了仿真研究,搭建了IGCT子电路模型,装置采用IGCT作为电子开关的硬开关的变流器中,换流回路的总电感应尽可能地小,结构尽可能地紧凑,降低杂散电感。仿真结果可以看出安装Rc关断吸收回路后对于抑制关断时IGCT的端部过电压效果显著,IGCT端部最大峰值电压降低了39%,进而增强了设备的安全性与可靠性,并且所安装的RC额定值小,体积小,成本低,这种高压变频器具有很好的性能及可靠性。     

基于环流反馈的逆变器并联系统仿真分析

对于逆变器并联系统,各模块输出电压之间如若存在幅度和相位上的差异,势必会产生在模块间流动的环流。文中在逆变器并联系统环流产生机理分析的基础上,对是否加入环流反馈时系统的阻抗和稳定性进行了分析,证明采用环流反馈可以增大系统环流阻抗,在保持输出电压不变的前提下有效地减小了环流,最后通过Simulink仿真证明此方式的有效性。