TFT-LCD驱动芯片内置电源电路IP核设计

为了进一步提高TFT-LCD驱动芯片内置电源电路设计的合理性,为薄膜晶体管液晶显示器提供更加优质的电路服务,文章通过对TFT-LCD电源电路模块的功能和结构进行分析,在结合其驱动电压要求的基础上,对其内置电源电路IP核展开了详细的设计和分析。研究结果表明,文章所设计的TFT-LCD驱动芯片内置电源电路的IP核,具有显示时间快和工作稳定等特点,能够较好地对内置电源电路进行驱动。     

基于IP核复用技术的SoC设计

概述了国内外IP产业的发展情况,论述了我国发展IP核复用技术SoC设计的可能性和必要性,指出我国急需发展的关键芯片及IP核种类.     

关于多芯片组件的可靠性研究

多芯片组件（ＭＣＭ）技术已是整机系统实现小型化、多功能化、高性能和高可靠不可缺少的技术途径。对ＭＣＭ可靠性的研究也成为当前重要的研究课题。ＭＣＭ可靠性的研究主要针对四个方面：（１）多层基板布线金属与隔离介质界面结构和反应状况；（２）层间互连通孔的互连可靠性；（３）环境应力研究；（４）表面组装焊接部位的应力分析。本文简述了国外就ＭＣＭ－Ｄ在上述方面的研究概况，并提出我国多芯片组件可靠性研究的发展建议     

使用IP硬核设计芯片的可靠性考虑

IP硬核是SOC芯片的一部分,IP硬核的可靠性设计是否成功直接影响到该IP核的质量与应用.本文重点介绍了IP硬核的噪声干扰、电源、连线对IP核的影响,并提出了相应的解决方案、     

三模冗余演化自修复系统设计及可靠性分析

将演化硬件与TMR技术相结合在系统级层面设计并实现了一款ETMR系统,并以马尔可夫过程理论为基础探讨了其可靠性规律.发现在任意区间上,ETMR较之单模和TMR系统具有较高可靠性,同时指出修复率与故障率比值是影响ETMR系统可靠度的主要因素,且比值越大其可靠度接近于1的区间跨度越大.系统构建方法及所得结论对于将ETMR系统应用于具体工程实践具有一定的启发和指导作用.     

基于FPGA的高可靠性SDRAM控制器设计与实现

为了实现空间电磁环境中数据缓存,提出了一种采用FPGA设计具有高可靠性的SDRAM控制器方案.该控制器采用自顶向下的模块化设计,包括顶层控制和底层驱动两层状态机,并且通过上电自校验和关键控制模块三模冗余提高其可靠性.在此基础上,完成了控制器的FPGA硬件实现和测试.测试结果表明,该设计方案具有很高可靠性和可移植性,对应...     

一种异构双核SoC的抗SEU加固方案

异构双核SoC结构复杂,不同部分受到单粒子翻转(SEU)的影响程度不同。采用单一的技术对整个SoC进行加固,既浪费资源,效果也不好。根据不同部分受SEU影响的不同特点,选取SoC中受SEU影响最大的几个部分进行优化加固。使用自动三模冗余添加技术对处理器的寄存器堆和取指通道进行了加固,使用汉明码对存储器进行了加固,使用软硬协同的软件签名技术对CPU运行的程序进行了检测,不会对CPU的性能产生影响。仿真和物理实现的结果表明,相对于未加固的设计,该方案抗SEU能力提高了6倍,与全加固设计的抗SEU能力相当。该方案的面积消耗仅为34%,而全加固的为88%。     

不可维修系统的可靠性设计

不可维修系统的可靠性设计具有重大意义。以一种微机测控系统为例，介绍系统的自检测设计方法和基于三模冗余的故障屏蔽设计方法，用马尔可夫模型对系统可靠性进行了分析。     

基于开源IP核的视频解码SoC平台研究

文章设计了一款基于开源IP核的SoC视频解码平台,该平台中使用的IP均经过了CQIP系统的严格评测,并在Xilinx公司的FPGA上进行了验证,实验结果证明该系统具有良好的实时性和较低的功耗,非常适合于便携式设备。     

一种具有TSC功能的TMR系统表决器设计方法

本文给出了一种具有完全臬校验功能的三模冗余系统表决器的设计方法。与以往有关ＴＭＲ自温度方面的研究相比，此电路是完全自校验的，它直接将表决器做成完全自校验的，不用在系统外另加冗余四阶累积量适于ＶＬＳＩ实现，此设计思想很容易扩展成Ｎ模冗余系统完全自校验表决器的设计。     

嵌入式SoC总线分析与研究

本文主要介绍和分析了在集成芯片设计中几种常用的片上系统总线-CoreConnect总线、AMBA总线、Wishbone总线和OCP总线,通过比较这些总线的特性及适用范围,展望了它们的发展前景。     

片上系统中断机制的可靠性设计

在嵌入式系统中,中断方式因具有响应速度快、效率高等特点而得到广泛应用。目前对中断控制器的设计方法以及快速转移等研究较多,而对于中断机制的可靠性关注不多。本文尝试对中断机制中的可靠性设计进行了讨论,提出从中断检测、中断转移和中断处理等三个方面来考虑安全性原则和安全性解决方法,并结合一个具体设计,给出了中断机制可靠性设计在实际产品中的实现方法和结果。     

基于知识产权的SoC关键技术与设计

主要介绍了基于IP的SoC设计的特点、关键技术与方法。     

SoC片上总线技术的研究

在SoC设计中,经常会遇到一些问题,包括IP核移植性、设计复用、设计验证,以及公共设计平台的搭建。如何有效地解决这些问题,使得设计SoC系统就像设计微机系统那样方便快捷,这就是片上总线系统提出的目的。本文通过对AMBA, AVALON, OCP,WISHBONE等SoC总线的比较,分析了SoC片上总线技术。     

浅谈SoC 设计中的软硬件协同设计技术

集成电路制造技术的迅速发展已经可以把一个完整的电子系统集成到一个芯片上即所谓的系统级芯片（System-on-chip,简称SoC)，传统的设计方法是将硬件和软件分开来设计的，在硬件设计完成并生产出样片后才能调试软件，本文介绍了针对于系统级芯片设计的软硬件协同设计技术（co-design)的概念和设计流程，同时借鉴实际设计经验讨论了软硬件协同设计中所需注意的技术问题。     

两种用于SoC设计中的PCI CORE的研究

PCI Local Bus是广泛使用的一种局部总线规范，也是一种工业标准。在IC设计中选择合适的PCI Core是十分重要的。本文对ALTERA和XILINX公司提供的PCI CORE的功能指标、接口和参考设计作了比较。     

SoC设计中的片上通信体系结构研究

以超深亚微米工艺和IP核复用技术为支撑的系统芯片(SoC)技术,是目前超大规模集成电路和嵌入式电子产品设计的主流.SoC中各IP核之间的片上通信体系结构是SoC设计关键技术之一,同时对SoC的性能起着至关重要的作用.提出一种SoC中的混合片上通信体系结构,该体系结构将传统的共享总线与片上网络相结合,既保留了片上共享总线面积小的优点,又具有片上网络的并行通信的优点.此外,该混合片上通信还可以扩展到二维网络.     

SoC片上总线综述

随着以IP核复用为基础的SoC设计技术的发展,工业界及研究组织积极从事相关IP互联标准方案的制定工作,从目前的研究和发展看,影响力较大的有IBM公司的CoreConnect、ARM公司的AMBA和SilicoreCorp公司的Wishbone。基于现有IP互联接口标准技术的发展现状,本文对这三种SoC总线技术进行了详细介绍。     

基于SoC平台的AHB总线系统研究

针对SoC设计中的IP核复用问题提出了一种基于平台的解决办法。传统方法是将特定功能模块的非标准接口标准化为AHB主/从设备接口,但是这种方法设计效率较低,不便将模块有效地嵌入SoC平台。新的方法是基于ARMSoC通用平台设计寄存器总线标准接口,这种设计使整个系统的结构清晰,设计好的寄存器总线接口可增强系统的通用性,增强了系统中功能模块的可移植性。