16-Bit三阶级联结构Sigma—Delta调制器的设计

设计一款可应用于压力传感器的高精度三阶2—1级联结构Sigma—delta调制器。MatlabSimulink建模仿真表明,信号带宽为500Hz,过采样率为128的情况下,该调制器信噪比高达119dB。通过对调制器非理想因数的分析,采用典型的0．35μm工艺整体实现该调制器,并用Spectre仿真,电路信噪比可达106．2dB,高于16住要求的98dB,整个调制器的功耗约为7mW。     

低功耗Sigma Delta调制器的建模与设计

针对Sigma Delta ADC在实现高精度的同时如何降低系统功耗这一问题,通过进行建模分析,得出满足精度需求的最低性能指标。并对二阶Sigma Delta调制器的非理想因素进行数学建模分析,在满足ADC精度的同时对ADC组成模块的最低性能指标进行分配,利用SDtoolbox进行仿真验证。基于CSMC 0.5 μmCMOS工艺,在5 V电源电压下,对调制器进行了电路级设计。结果显示在模块最低性能时,调制器输出信号的带内信噪比为835 dB,总功耗为18 mW。     

Delta Sigma调制器非理想因素建模

系统构建并研究了开关电容积分器DeltaSigma调制器非理想因素行为级模型.重点实现一种运放非线性直流增益模型,仿真表明它更有效反映奇次谐波失真,为保证模型真实性,综合考虑调制器其他非理想因素,如时钟抖动、量化器失配、采样噪声、开关非线性电阻以及运放参数(色化噪声、饱和电压、增益带宽、摆率等).     

Sigma Delta调制器高效行为级建模

提出一种宏模型和Verilog-A模型相结合的方法对两阶、1位量化的Sigma Delta调制器进行建模.对调制器中的关键模块采用宏模型建模,对功能性模块采用Verilog-A描述.在Cadence环境下,基于华虹NEC 0.25μmCMOS工艺对模块进行设计和仿真,并与实际电路模块仿真结果和仿真时间进行对比,给出两种情况下调制器总体电路的SNR仿真结果.结果显示:这种建模方法既达到了较高的精度,又取得了较快的仿真速度.     

一种高精确度低功耗Delta–Sigma调制器

提出了一种应用于工业过程控制、便携式测量仪器等领域的高精确度低功耗Delta–Sigma调制器。该调制器采用积分器级联反馈(CIFB)二阶单环一位结构实现,并利用斩波稳零技术,有效地减小了调制器的1/f噪声和直流失调。调制器采用旺宏0.35μm CMOS工艺实现。仿真结果表明,在30 Hz的信号带宽内,调制器的信噪失真比(SNDR)可以达到105 dB,在3.3 V的工作电压下,功耗仅1.3 mW,满足对低频微弱信号的检测要求。     

过采样Delta—Sigma调制器原理及实现

随着超大规模集成电路(VLSI)技术的发展，基于过采样Delta—Sigma转换技术的ADC得到了飞速发展。本文重点对过采样Delta—Sigma ADC技术中的Delta—Sigma调制器进行了研究，分析了一阶过采样Delta—Sigma调制器的原理和量化噪声，并推广到高阶。根据理论分析，设计了二阶过采样Delta—Sigma调制器电路，给出了与理论分析相同的仿真结果。     

适用于高阶Sigma Delta调制器的全差分运算放大器的设计

比较了套筒式共源共栅、折叠式共源共栅和两级AB类输出的三种运算放大器结构,提出了一种可用于前馈型高阶Sigma Delta调制器的全差分跨导运算放大器.采用SIMC 0.18 μmCMOS工艺,完成了含共模反馈电路的两级AB类输出的跨导运算放大器的设计.利用Cadence/Spectre仿真器进行仿真,结果表明放大器的直流增益为62.19dB,单位增益带宽为205.56 MHz,相位裕度为70.81°,功耗仅为0.42 mW,适合于低压低功耗Sigma Delta调制器的应用.     

安华高推出光电隔离Sigma—Delta调制器ACPL-796J

Avago Technologies（安华高科技）日前宣布，推出一款采用外部时钟，领先业内的光电隔离Sigma—Delta调制器产品，提供电源逆变器应用中电机相位电流的直接测量。采用先进的低功耗CMOS工艺技术，ACPL-796J使用外步时钟带来电流传感器和控制器间的同步数据转换，帮助电机控制设计工程师节省数据和时钟渎取的复杂设计流程，另外，ACPL-796J采用兼容5V和3V电源系统的数字式输出输入设计，并且可以在宽广的工业温度范围下工作。     

一种高速连续时问Sigma—DeltaADC设计

在TSMC0．18／zmCMOS工艺下设计了一款宽带宽、低功耗的连续时间Sigma—DeltaADC调制器。该调制器可以应用于无线通信、视频、医疗和工业成像等领域,它采用三阶RC积分环路滤波结构,提高了可达到的精度。针对环路延时降低系统稳定性的问题,在环路中引入半个采样周期的延时,以此提高调制器的精度;同时采用非回零的DAC结构来减小系统对时钟抖动的敏感度。通过结构的选取和非回零的DAC结构的使用,调制器对时钟抖动有很强的忍受能力。该Sigma—DeltaADC的带宽可以达到5MHz,信噪比可达63．6dB（10位）,整个调制器在1．8V的电压下,功耗仅为32mw。     

四阶前馈结构Sigma Delta调制器在SIMULINK建模

该文主要介绍了采用一种前馈的sigma delta调制器结构。与传统sigma delta调制器结构相比较,这种结构减少了系统对器件,尤其是积分器的非线性敏感性,使其内部信号的摆幅减小,降低了对运放的要求,提高了输入信号的幅度和频率。基于以上特点,把该种结构应用于低电压环境中。该文采用四阶结构,处理信号带宽达到50kHz,采样频率为12.8MHz,过采样率为128。经过Simulink建模仿真表明,输入幅度达到参考电压的0.77,输入频率为40kHz时,SNR达到118.4dB。     

实用双声道多位Sigma—Delta调制器的设计

文章对一种四阶Sigma—Delta调制器的原理、系统性能和稳定性进行分析，并给出设计结果。设计中设计合理参数以移位和设计查找表来替代乘法操作，并采用时分复用技术进行对双声道信号处理的设计，有效地简化电路，节约芯片面积。     

高精度离散型Sigma delta调制器设计

阐述一种采用SAR ADC作为多位量化器的三阶离散时间（DT）Sigma delta ADC调制器,在该调制器中,量化器由4位SAR ADC构成,相比于传统Flash ADC类型的量化器,减少了比较器的个数的同时,降低了调制器整体功耗。调制器结构选择单环CIFF结构兼顾了电路的精度和稳定性,电路总体采用分级结构实现,在第一级积分器中加入斩波稳定技术,消除低频噪声的干扰。提出的离散型Sigma delta ADC调制器采用TSMC 0.18μm CMOS工艺设计,在20kHz带宽实现了104.9dB的峰值信噪谐波失真比（SNDR）,功耗为5.98mW,有效位数(ENOB)为17.13位。     

高精度3阶delta-sigma调制器的设计

本文设计了一个用在ADC(ADC)中的3阶8级量化的delta-sigma调制器(DSM)。该调制器的过采样率128,信号带宽32.8 kHz,分辨率16位。在设计噪声传输函数(NTF)时采用前馈方式实现极点和局部反馈实现零点,从而优化了输出信噪比,通过这些方法提高动态范围(DR),降低量化噪声。这个DSM的峰值信噪比可以达到145dB以上。最后本文给出了这个DSM的MATLAB仿真模型及仿真结果,在此模型基础上编写电路模块verilog程序及进行行为级建模。     

一种采用电容数字自校准技术的连续/离散混合结构Sigma Delta模数转换器设计

虽然目前大多数音频ΣΔADC多采用离散时间结构,但是对于需要同时满足高精度、低功耗的新型技术应用,连续时间ΣΔADC的优点越发显得格外明显。连续时间ΣΔADC允许放宽对高增益带宽运算放大器的要求,从而降低了功耗;内置抗混叠滤波器,衰减了带外噪声。本文根据连续时间和离散时间的各自优缺点,提出了一种采用数字电容自校准技术的连续/离散混合结构的四阶、单环、4比特量化ΣΔADC,电容数字自校准电路用来补偿连续时间积分器的RC常数。测试结果表明混合结构ΣΔADC的峰值信噪比达到102dB,芯片总体功耗为30mW。     

一种连续/离散混合结构的音频Sigma Delta模数转换器设计

虽然目前大多数音频ΣΔADC多采用离散时间结构,但是对于需要同时满足高精度、低功耗的新型技术应用,连续时间ΣΔADC的优点越发显得格外明显。连续时间ΣΔADC允许放宽对高增益带宽运算放大器的要求,从而降低了功耗;内置抗混叠滤波器,衰减了带外噪声。本文根据连续时间和离散时间的各自优缺点,提出了一种新型混合结构的四阶、单环、4比特量化ΣΔADC,第一级积分器采用连续时间结构,降低输入噪声、功耗和对输入、反馈驱动电路的需求,第二、三、四级积分器采用离散时间结构,保证了ΣΔADC的线性度和稳定性。测试结果表明混合结构ΣΔADC的峰值信噪比达到100dB,芯片总体功耗为30mW。     

一种连续/离散混合结构的电容数字自校准Sigma Delta模数转换器设计

 本文根据连续时间调制器和离散时间调制器的各自优缺点,提出了一种新型混合调制器结构的音频Sigma Delta模数转换器,电容数字自校准电路用来补偿连续时间积分器的RC常数,斩波稳定技术用来降低深亚微米CMOS工艺下的闪烁噪声.测试结果表明连续/离散混合结构Sigma Delta模数转换器的峰值信噪比达到102dB,芯片总体功耗为30mW.     

ΣΔ调制器的设计方法

介绍了sigma delta单环调制器的设计方法.详细阐述了如何把给定的要求转化为具体拓朴结构.通过该方法,设计者可以在仅知道精度要求的情况下,逐步实现所需要的电路结构,并通过-个三阶一位调制器的设计描述了这一流程.     

连续时间Sigma Delta ADC设计和非理想因素分析

文章设计了一个用于物联网模拟基带的、低压、低功耗、宽带、连续时间Sigma Delta ADC,特别是对各种非理想因素（时钟抖动,环路延时,运放有限增益和带宽,比较器offset,DAC失配等）,基于matlab和simulink等工具进行了系统级仿真并得到各种非理想因素对系统性能的影响。电路架构采用3阶3bit前馈加反馈结构,电源电压1.2V,输入信号带宽为16MHz,过采样率为16,采样频率为512MHz。测试结果显示,SNR为60dB,SNDR为59.3dB,总功耗为22mW。     

串联叠加式固态脉冲调制器的设计

介绍了固态调制器电路常用的拓扑结构,讨论了开关直接串联与加法器叠加两种拓扑结构的特点。设计了基于IGBT的串联叠加式固态刚管脉冲调制器,调制器通过充电电源变压器实现电位隔离,采用6路调制单元串联叠加,并利用脉冲变压器升压至40 kV。重点讨论了该类型调制器研制中的关键技术,分析了脉冲变压器铁芯饱和现象并提出解决方法;讨论了吸收电路的计算选取,给出了有无吸收电路时,IGBT的C、E两端电压波形;分析并解决了脉冲波形过冲控制以及电磁干扰噪声抑制问题。     

一种采用斩波一稳零技术的低功耗Delta—Sigma调制器的设计

采用TSMC0．18μm CMOS混合信号1P6M工艺实现了一种应用于信号检测系统的低功耗Delta--Sigma调制器．该调制器采用单环积分器级联反馈（CIFB）结构降低了电路的复杂度,并采用Chopper-Stabilization技术降低了系统的直流失调和1／f噪声,提高了电路的低频特性．调制器采用1．8V电源电压,整体功耗仅为2mW,版图尺寸1．25×1．3mm^2．仿真结果表明,该调制器在50kHz信号带宽范围内,可以达到92dB的信噪失真比,99．3dB的动态范围和15bits的有效位数,满足传感器信号检测系统的要求．