基于FPGA的SDRAM的控制器实现与性能分析

高速数据采集在通信、雷达、引信编程监测和视频图像处理等系统中具有广泛的应用,系统中大量使用SDRAM实现数据缓存。SDRAM以其体积小、容量大、读写速度快、成本低等特点被广泛应用于工业电子设备中。本文在介绍SDRAM工作原理的基础上,提出了一种基于FPGA控制SDRAM控制器的方法,这种控制器以FPGA为基础,将较难控制的SDRAM转化为用硬件描述语言编写其控制器,从而将复杂问题简单化,进而利用Verilog语言在Quartus9.1的开发环境中进行了设计输入与仿真验证,证明系统的正确性并分析SDRAM如何达到最优性能。     

实时视频采集系统的SDRAM控制器设计

描述了一种在PAL→VGA的实时视频采集系统中图像数据处理的方法.针对实时视频采集系统一般使用2片SDRAM进行乒乓缓存的方式,给出一种使用一片SDRAM的不同BANK进行乒乓操作的相对容易实现的SDRAM控制器设计方法.该方法通过充分利用SDRAM的切换BANK存取操作并采用指令计数的方式进行读写状态转换,在PAL→VGA实时视频采集系统中实现了利用一片SDRAM进行图像缓存.它在实时视频采集系统中图像数据处理方面,具有良好的应用价值.     

基于AD9888的高分辨率图像采集卡

本文介绍了一种高分辨率图像采集卡的系统实现,该系统主要由FPGA,AD9888,SDRAM,PCI总线控制器等构成。重点阐述了基于AD9888下,由FPGA实现视频图像在不同分辨率下的自适应采集和处理,并在FPGA的控制下通过PCI总线传给PC机进行实时存储。     

视频图像处理系统CPLD控制和EDMA数据搬移的实现

介绍一种视频图像的采集和处理系统.系统由CCD摄像头、视频解码芯片SAA7111、可编程逻辑芯片CPLD、先进先出FIFO存储器,以及数字信号处理器DSP等组成.详细讨论CPLD对图像采集速度和数量的控制及LEDMA图像数据搬移的实现方法.实践证明,该系统可以精确地控制图像大小,CPU可以专注于图像处理,而频繁的数据从FIFO到外部SDRAM、SDRAM到内部RAM的搬移工作完全交给EDMA在后台实现,提高了图像数据的传输效率,充分发挥DSP的高性能,使得系统设计简捷清晰,调试极为方便.     

基于FPGA的视频采集显示系统

设计实现一种基于FPGA的视频采集显示系统,包括视频图像的采集、处理与显示3个部分。视频图像部分采用CCD摄像头OV7670作为视频数据的采集,利用在FPGA中构建FIFO并配合SDRAM高速读写实现视频图像数据的高速缓存处理,使用FPGA中构建的Nios II嵌入式内核,实现对SDRAM的控制以及视频数据的TFT液晶实时显示。整个系统获得了较好图像采集、显示效果。     

基于FPGA的实时图像采集与预处理

设计了一种以FPGA作为核心器件的视频图像的采集和预处理系统,采用Verilog硬件描述语言具体设计并实现了系统中的视频输入和输出模块、图像存储控制模块(SDRAM控制器)、图像中值滤波处理模块等模块,分别介绍了各个模块的工作原理,以及模块之间的数据传输顺序。在此基础上,采用QuartusII 8.1自带的SignalTapII逻辑分析仪对各个模块的运行结果进行观测和分析,经过反复调试,最终实现了各个模块的功能,为在DSP中进一步实现图像拼接、图像目标检测等复杂算法提供了预处理后的图像数据。     

视频采集系统SDRAM控制器的FPGA实现

介绍基于FPGA的SDRAM控制器的设计及其在视频采集系统中的应用。视频数据流通过该控制器接收，然后存入片外SDRAM中。针对视频数据流特点和SDRAM特性对该控制器进行了优化，实现了任意长度的突发读写而不需要修改模式寄存器，加快了SDRAM读写的速度。     

基于FPGA的视频帧同步机的设计

描述了一种可以支持实时数据流处理的帧同步方法.该方法用SDRAM做帧存储器,存放一帧视频数据,用FPGA实现数字视频解串、串化、帧同步逻辑控制以及SDRAM控制器等功能,用同步器连接异步模块的方法解决异步时钟域信号传输问题.该设计方法可完成标清数字视频的帧同步功能.     

基于AD9884A的高分辨率图像采集卡的实现

介绍了一种高分辨率图像采集卡的系统实现,该系统主要由AD9884A,FPGA,SDRAM,PCI总线控制器等构成,其中由FPGA实现器件的接口控制电路和图像数据压缩等功能,在FPGA的控制下,图像经采集压缩处理后通过PCI总线传送给PC机,达到实时存储的目的.     

基于FPGA的图像采集卡的设计

介绍了一种基于FPGA的前端图像采集卡的系统设计。该系统主要包括视频A/D转化芯片SAA7113H、采样控制器下、存储芯片SDRAM。由该系统得到分辨率720×576,25帧/s的图像。SAA7113H的初始化设置通过I2C总线来实现。这种图像采集卡系统由于集成度高、设计灵活、系统可靠性高,可以满足高性能的图像采集系统。     

FPGA和以太网的实时视频图像传输系统

<正>为了实现对高清视频图像的实时稳定的传输,基于当前成熟高速可靠稳定的以太网,结合具有强大并行处理能力的FPGA设计了一种基于FPGA和以太网的实时视频传输系统。该系统主要采用了Altera公司的Cyclone Ⅳ系列FPGA开发板,OV5640摄像头作为视频图像数据采集口,数据通过SDRAM读写FIFO,写入读出SDRAM,以太网数据通信模块读出数据后进行数据格式封装,经过RJ45以太网接口,最终视频图像在显示器上显示。     

高速海量SDRAM控制器的实现方案

在高速实时或非实时信号处理系统当中,为了实现对数据缓存必须要使用大容量存储器.由于SDRAM具有的诸多优点,从而成为数据缓存的首选存储介质.文章通过介绍sDRAM的存储体结构、主要控制时序和基本操作命令,并且结合实际系统需要,给出了一种用FPGA实现的通用SDRAM控制器的方案.通过SDRAM实现大容量的高速数据缓存具有明显的优势,而使用可编程器件实现SDRAM控制器则使之具有更高的灵活性,应用前景也十分广阔.     

视频格式转换系统中DDR控制器设计

提出了面向高清的视频格式转换系统,设计了一种基于状态机且适用于视频格式转换的DDR SDRAM控制器系统结构和状态转移控制流程.该控制器能实现2片DDR SDRAM乒乓读写切换,完成整个视频的传输.最后对控制器的电路进行了仿真,并在Xilinx的Spartan3E系列上实现了DDR SDRAM的连续读写,为集成电路技术...     

高清视频解码中SDRAM控制器的实现

介绍SDRAM在HDTV（1920x1080）视频解码中的应用,提出了在HDTV视频解码系统中实现多模块共享存储单元的高效SDRAM控制器。通过优化控制器的状态机,读写地址合理映射,最终实现高速高效地完成实时视频解码。     

基于CPLD的SDRAM控制器

高速数据采集卡设计中需要大容量的存储单元,静态存储器无法满足容量要求,故选用同步动态存储器(SI)RAM)为该数据采集系统的存储单元。通过VIIDL语言描述电路,设计了基于CPL,D的SDRAM控制器,从而简化了主机对SDRAM的读写及其相关操作。SDRAM控制器设计采用自顶向下模块化的设计方法,共分为四个模块：SDRAM控制器顶层模块、控制接口模块、命令模块和数据通路模块,SDRAM控制器顶层模块初始化并把其余三个模块有机地结合起来。测试结果证明设计的SDRAM控制器成功地实现了对SDRAM的读写操作,地址、数据、控制信号时序匹配,满足了系统设计要求。     

基于FPGA的SDRAM控制器设计与实现

针对SDRAM(Synchronous Dynamic Random Access Memory)在缓存图像数据时时序的控制比较复杂的问题,在研究SDRAM的特点和原理的基础上,提出了一种基于现场可编程逻辑器件FPGA(Field Programmable Gate Array)为核心的SDRAM控制器的设计方案。采用分模块的思想,把SDRAM的控制分成不同的功能模块,各模块之间通过信号状态线相互关联,并且相关模块利用状态机来控制整个时序的过程。另外,为了提高SDRAM的缓存速度,选择了SDRAM工作在页突发操作模式下,使SDRAM的读写速度有了大幅的提升。整个控制系统经过仿真和在线逻辑分析仪验证表明:控制器能准确地对SDRAM进行读写控制,稳定可靠,可应用于不同的高速缓存系统。     

基于TMS320C6455+FPGA+SDRAM的快速视频跟踪系统设计

图像跟踪是图像处理领域研究较多也比较关键的技术之一。随着微电子技术不断发展,在光电经纬仪、机载光电平台等图像跟踪应用领域对视频跟踪器系统的要求越来越高,当前视频图像帧频偏低已对伺服系统传输带宽形成不小制约,而高帧频图像又有视频传输的瓶颈。为了解决这一问题,本文设计了一款基于TMS320C6455+FPGA+SDRAM的图像跟踪系统。本系统通过FPGA控制SDRAM对视频图像进行缓存后输出,达到视频降频输出的要求,以解决高帧频图像数据量大难以实时传输显示的问题,同时通过对相关跟踪算法做进一步优化使其满足100frame/s视频的实时跟踪要求。实验证明该系统工作有效稳定,能满足工程实际需求。     

H.264及AVS高清视频解码中SDRAM控制器的设计与实现

文章介绍了高清视频图像处理中系统对数据高速读写的要求及一些SDRAM处理高速数据应用的技巧。在应用这些技巧的基础上给出了一种在高清视频解码中的SDRAM控制器的实现方案，经验证，该方案可以大幅度提高存储器的数据读写效率，并在国内第一款能够支持中国自主音视频编码标准AVS（草案）的解码芯片“凤芯一号”中得到实际应用。     

基于FPGA的高速SDRAM控制器的视频应用

为了满足视频处理中数据的高速读写,使用FPGA定制了一种SDRAM控制器,此控制器能够通过采用切换bank操作、自动预冲、集中刷新等组合操作实现任意突发长度的数据读写,满足了对连续视频数据的存储要求。     

视频实时采集系统的FPGA设计

设计了一种基于FPGA的视频实时采集系统，视频数据通过视频解码器、双口RAM、内存控制器，然后存入片外SDRAM中。根据视频处理算法的要求和SDRAM的特点，对视频数据的存储格式及读写时序进行了优化，提高了系统的数据传输速率，能够满足后续视频处理系统的需要。