共查询到17条相似文献,搜索用时 218 毫秒
1.
2.
在大多普勒频移环境下,使用一组部分相关器结合快速傅里叶变换进行伪码捕获,可以将码相位-多普勒频率的二维搜索降为一维搜索,大大减少了捕获时间。基于部分匹配滤波器(PMF,Partial Matched Filter)-快速傅里叶变换(FFT,Fast Fourier Transform)的PN码捕获中,部分相关器的相关运算会使滤波器的频幅响应产生衰减。这里推导了相关损失与相关器长度和多普勒频移的关系,为分析捕获系统的捕获范围和选取相关器长度提供理论依据,同时给出选取分段相关器长度X值的方法。仿真表明给出的选取X值的方法是可行的。 相似文献
3.
4.
为了对动态PN码捕获中使用的分段匹配滤波器的设计进行指导,在建立其数学模型的基础上,分析了分段数、FFT点数与载波频偏对滤波器性能的影响。结果表明,增加分段数可以减小载波频偏对相关峰的影响;增加FFT点数可以提高频偏校正的精度;在环境噪声为高斯白噪声情况下,存在最佳的分段数和FFT点数组合,可以用最小运算量达到最佳捕获效果。 相似文献
5.
匹配滤波器组与FFT结合的伪码快速捕获方案研究 总被引:2,自引:2,他引:2
文中提出了部分匹配滤波器组与FFT相结合的伪码快速捕获的一种实现方案.该方案采用部分匹配滤波器组完成时域内完全并行搜索,同时采用128点FFT以实现频域的部分或完全并行搜索,以增加移位寄存器长度的较小代价去除大规模用以相干累加的SRAM,并且有效降低了FfT的工作时钟频率,便于硬件实现.该方案在一块FPGA上验证通过,并在0.18μm的CMOS的工艺下综合,电路规模是约合150.2万个晶体管,最高工作时钟频率是103MHz.该捕获方案最终等效于13.1万个串行相关器,极大提高了伪码的捕获速度. 相似文献
6.
提出了一种改进的PMF-FFT短码快速捕获方法.该方法将大规模并行相关器与PMF-FFT捕获结构结合起来,利用大规模并行相关器实现接收信号与本地码的分段匹配相关,将部分相关结果进行FFT运算实现对信号载波频偏的搜索,大大提高了PMF-FFT的捕获速度.Matlab仿真结果表明,该方法可以在低的信噪比之下实现对GPS短码的快速捕获.捕获电路的设计基于流水线,资源复用等硬件设计思想,利用较少FPGA资源,在一片FPGA内实现了对短扩频码的实时的快速捕获. 相似文献
7.
在北斗或GPS定位系统中,噪声环境下的快速捕获是信号处理的重要环节。提出了一种基于PMF-FFT改进算法的信号同步捕获方法,可以在硬件资源有限的情况下提高多普勒频偏估计精度,并在不增加FFT点数的条件下减少相关增益存在的损失,该改进算法综合考虑了捕获时间和硬件资源的消耗占比,优化了算法结构。对仿真结果做了分析,结果表明能够有效增加捕获概率,减少捕获时间。 相似文献
8.
9.
10.
11.
12.
扩展频谱通信系统是将基带信号的频谱扩展到很宽的频带上,然后再进行传输的一种系统。pn码的快速捕获,是直扩系统的一项关键的基带技术,文中采用基于最大似然估计的并行FFT算法,完成多路输入信号的频谱分析、载波多普勒频率检测和伪码同步位置的搜索,最后给出了Matlab仿真及RTL实现电路图。该算法已在工程中得到应用,对提高多路扩频信号,同时接收系统捕获时间有良好的效果。 相似文献
13.
《无线电工程》2016,(8):65-69
针对突发扩频通信系统中高动态条件下长码捕获实现困难的问题,提出了一种基于部分匹配滤波器结合快速傅里叶变换(PMF-FFT)的捕获方法。介绍了PMF-FFT捕获算法的原理和基于PMF-FFT的捕获过程,给出了包括FPGA芯片选型和板级设计在内的硬件平台设计。详细给出了算法的FPGA实现,重点对匹配滤波器和并行FFT模块的算法优化、工作原理、参数选择以及具体的程序设计进行了说明。Matlab仿真结果表明,基于PMF-FFT的捕获方法在高动态条件下能够实现长码的高概率捕获,最后在硬件平台上进行了FPGA程序捕获性能的测试验证,测试结果与仿真结果基本一致。 相似文献
14.
建立了PMF-FFT算法的数学模型,分析了相关器个数、相关积累长度和FFT点数对积累损失、扇贝损失和频率分辨率的影响。在此基础上,结合算法的效率和运算量,给出了PMF-FFT算法参数选择的原则和依据。 相似文献
15.
16.
两种伪随机码同步捕获方法的性能比较 总被引:7,自引:3,他引:7
讨论了相关器与延迟匹配滤波器在直接序列扩频 通信系统中实现PN码捕获的原理,并在此基础上分析比较了二者抗窄带、宽带噪声对同步检测干扰的能力,以及同步捕获的平均时间和系统在实际应用中具体实现的难易程度。 相似文献