Context Switching in a Run-Time Reconfigurable System

A distinguishing feature of reconfigurable computing over rapid prototyping is its ability to configure the computational fabric on-line while an application is running. Conventional reconfigurable computing platforms utilize commodity FPGAs, which typically have relatively long configuration times. Shrinking the configuration time down to the nanosecond region opens possibilities for rapid context switching and virtualizing the computational resources. An experimental context-switching FPGA, called the CSRC, has been created by BAE Systems, and gives researchers the opportunity to explore context-switching applications. This paper presents results obtained from constructing both control-driven and data-driven context switching applications on the CSRC device, along with unique properties of the run-time and compile-time environment.     

基于FPGA的光栅地震检波器信号处理研究

光栅地震检波器是基于光栅检测技术设计的一种新型数字传感器,基于单片机的光栅地震检波器信号处理速度较慢,现场可编程门阵列FPGA时钟频率高,内部延时小,硬件资源丰富,在控制数据采集、转换等方面有着单片机和DSP所无法比拟的优势。为了提高光栅地震检波器的测量精度和分辨力,该文进行了基于FPGA的光栅地震检波器信号处理研究,并将软件细分原则应用于信号处理系统中。该系统基于硬件描述语言Verilog和PicoBlaze软核进行设计,在有效地减小电路板面积的同时,可实现数据的快速采集和高精度测量。     

捷联式惯导系统中加速度计的数据采集

详细分析研究了加速度计的数据采集方法,采用大规模可编程门阵列(FPGA)实现可编程高精度A/D转换器的初始化和数据读取,提高了系统的集成度和稳定性,实现了捷联惯导系统数据的快速采集,数据采集精度为2×10-5gn。     

应用单片机和FPGA实现的地雷炸点测试仪

介绍便携式地雷炸点测试仪的硬件结构和软件流程以及FPGA的设计方案。将单片机和现场可编程逻辑器件FPGA结合运用，电路简单，控制容易，可靠性强。     

复杂物理模型仿真的多进程流水线方法*

介绍了一种利用并行运算解决高维度、非线性、强耦合系统模型仿真问题的方法。该方法以现场可编程门阵列(FPGA)技术为依托,在流水线设计思想的基础上,利用所提出的流水线算子概念实现了从非线性常微分方程向流水线数据通路的转换过程。该方法为在FPGA上设计模拟各种复杂物理模型的流水线数据通路提供了一种简单有效的解决方案。     

FPGA 可编程逻辑单元测试方法研究磁

FPGA 是广泛应用于集成电路设计,片上系统等多领域,随着 FPGA 的广泛应用,对其可靠性的要求也越来越高,由于其结构和功能复杂,其测试难度和成本也随之增加。文章简要介绍了 SRAM 型 FPGA 的逻辑单元（LE）的结构,提出了一种基于扫描链的逻辑资源遍历测试方法。以 Altera 公司 FPGA 为例,简述了在超大规模集成电路测试系统CAT T‐400上实现 FPGA 在线配置和功能测试方法。     

基于FPGA动态可重构的高速、高质量的图像放大

为了能高速、高质量地进行图像放大，提出了一种以硬件方法完成高阶图像插值运算来实现图像放大的新方法。该方法为了保证图像放大后的质量，采用了3次B-样条来对图像放大后的像素点灰度值进行插值运算，并提出一种基于IIR和FIR数字滤波器的3次B-样条插值法的高速实现方案。另外，为了能在系统中实现不同倍数图像放大，系统中还引入了基于FPGA的动态可重构技术，即通过实时地改变FPGA的配置，以实现不同的算法。同时还针对256灰度级图像设计出一种基于FPGA的高速、高质量的硬件图像放大及显示系统。     

基于FPGA的动作电位提取系统设计与实现

利用生物电测量技术的微电极,可以采集到神经元发放的动作电位,这为后续脑神经活动的研究提供有效的依据.但是如何将采集到的信号中的动作电位有效地提取出来,是信号处理领域的一个重要的课题.在实际过程中,动作电位非常稀疏,有必要对冗余信息进行滤除.该文将神经信号进行滤波放大和AD采样后,利用FPGA电路实现了动作电位的阈值法检测,滤除了大量的冗余信号,简化了后续的处理过程.实验表明:该电路能够实现动作电位的实时检测与发送,同时记录每个动作电位到来的时刻.     

基于FPGA的时差法超声波流量计的设计

设计了一种基于现场可编程门阵列（FPGA）的时差法超声波流量计。主要介绍了系统的硬件组成和实现方法,概述了软件功能和软件设计流程。系统硬件电路为微控制器＋FPGA结构,微控制器是系统的控制核心。利用FPGA的可编程特性和很高的工作频率以及丰富的内部资源设计了包括高速计数器．在内的数字信号处理模块,提高了系统的可靠性和测量精度,并具有良好的硬件可升级性。     

基于FPGA与GPSP的时统设备研发

在系统设计中,高度集成的现场可编程门阵列可以通过编写软件的方法来实现硬件功能,具有电路简单、应用方便等优点。本文介绍了ALTERA公司的ACEX1K系列芯片,及其在基于GPS的时统设备中的应用。利用其ClockLock和ClockBoost电路保证了时钟脉冲延迟和相位差的减小、时钟倍频的实现。     

用FPGA实现统筹兼顾 端中的显示RAM控制

本文主要阐述了用FPGA设计显示终端的显示RAM控制器的原理和应用模型,着重介绍图形显示RAM的透明刷新存储设计方法和用FPGA的实现技术。     

神经元网络的FPGA硬件仿真方法*

提出了一种利用FPGA对生物神经元网络进行硬件仿真的方法.该方法充分考虑了多进程流水线模型中各神经元状态输出的时序问题,设计了节点选择器完成对流水线数据通路输出数据的保存和选择功能,实现了多状态耦合情况下精确的仿真方法.最后,利用该方法对Morris-Lecar神经元网络模型进行了FPGA硬件仿真,再现了Morris-...     

动态部分可重构系统空闲资源全集管理研究

可重构系统兼具了传统处理器的灵活性和接近于ASIC的计算速度,FPGA的动态部分重构能够实现计算和重构操作的同时进行,使系统能够动态地改变任务的运行。在动态部分可重构系统中,高效的空闲资源管理策略对系统整体性起着非常重要的作用。提出了一种基于单向栈的算法来寻找最大空闲矩形(MFR)。利用可重构计算单元的不同叮值进出单向栈来找到所有最大空闲矩形。通过实验表明,算法通过使用单向找与算法优化,有效地提高了查找空闲资源全集的性能。     

基于FPGA的数据包分类研究

随着Internet规模的不断扩大和应用技术的不断进步,越来越多的业务需要对数据包进行实时快速的分类.可编程片上系统（SOPC）的设计是一个崭新的富有生机的嵌入式系统设计研究方向.在阐述可编程逻辑器件特点及其发展趋势的基础上,探讨了智力产权复用理念、基于嵌入式处理器内核和XilinxFPGA的SOPC软硬件设计技术,介绍了基于Internet的可重配置逻辑（IRL）技术并提出了设计实现方法.     

基于FPGA的GIFT分组密码算法实现

GIFT算法作为PRESENT算法的改进版本,结构上更加简洁高效,在FPGA上运行时,性能仍然存在提升空间。对此提出了一种新的实现方案,通过将算法的40轮迭代计算优化为20轮迭,并将加解密与轮密钥生成操作并行执行。在xc6slx16 FPGA平台综合后,频率可达194 MHz,吞吐量可达1.2 Gbps,消耗时钟周期21个,结果表明,所提方法相比现有工作具有更好的性能表现和更少的时钟周期消耗,实现在FPGA上高速运行是切实可行的。     

基于FPGA的高速PCI伺服控制卡的实现

针对多轴运动数控系统的工作特点和发展趋势,提出一种基于FPGA的PCI局部总线的步进电机伺服控制卡设计.设计中采用了适合FPGA的直线插补和梯形加减速控制算法.该控制卡应用于重庆某精密机械公司的工业标记系统,能够驱动256细分的驱动器平稳运行,噪声小.     

基于FPGA的结构光深度检测系统设计

为实现结构光深度检测系统的实时检测,简化结构光系统构架,降低系统成本,设计了基于现场可编程门阵列(FPGA)的结构光深度测量系统.将结构光图像处理算法进行了适应硬件的改动,利用硬件系统的流水线技术与并行运算技术,提高了系统的处理性能,提出了采用乒乓缓存结构、Box滤波与并行像素处理计算提高处理速度,保证了算法的实时性.实验表明:该系统能够实现深度探测功能,且运行速率远远优于软件处理,满足实时性要求.     

基于FPGA的高性能可编程数据平面研究综述

可编程数据平面(PDP)一方面支持网络应用的卸载与加速, 给网络应用带来了革命性的发展机遇; 另一方面支持新协议、新服务的快速实现和部署, 促进了网络创新和演进, 是近年来网络领域的研究热点. FPGA因其通用的计算架构、丰富的片内资源和扩展接口提供了多种可编程数据平面的具体实现, 支持更广范围的应用场景. 同时, FPGA还为探索更通用的可编程数据平面抽象提供了可能. 因此, 基于FPGA的可编程数据平面受到了学术界与产业界的广泛关注. 首先分类别阐述基于FPGA的可编程数据平面(F-PDP)抽象. 接着, 介绍基于F-PDP快速构建网络应用的关键技术的研究进展. 之后, 介绍基于F-PDP的新型可编程网络设备. 此外, 从提升网络性能、构建网络测量框架以及部署网络安全应用这3个方面, 详细梳理近年来基于F-PDP的应用研究成果. 最后, 探讨F-PDP未来可能的研究趋势.     

基于可重构微服务器的高能效指纹比对方法

大规模指纹应用需要强大的后端指纹比对计算能力作为支撑.基于可重构微服务器(reconfigurable micro server, RMS)技术,提出一种软硬协同的高效指纹比对方法,该方法充分发挥可重构混合核心计算架构的优势,采用优化定制的硬件加速部件对指纹比对算法中的计算密集部分进行加速.复杂控制流和离散访存较多的算法部分则以软件形式在通用计算核心上高效执行.在单个RMS计算节点上完成了算法原型的实现并进行了详细测试.测试结果表明:单个RMS节点上的指纹比对性能约为105万次秒,功耗仅为5 W.与相关工作相比,该性能是单个X86集群节点的15.5倍;能效是X86集群节点的583倍,是基于Tesla C2075的GPU服务器的5.4倍.与单纯的FPGA平台相比,基于RMS技术的实现方法更具灵活性和可扩展性,是未来构建大规模指纹比对系统的一种高效的技术解决方案.     

多路百兆比以太网接口卡的研制

介绍了一种用于边缘路由器的多路百兆比以大网卡的系统硬件结构和软件实现。该卡利用两片超大规模高速FPGA芯片，同时处理六路全双工百兆比以大网数据的发送和接收，六路数据完全独立。为实现这种多路高速数据之间的独立以及实时、无差错、高质量传输，本文通过硬件体系结构和逻辑设计的方法，给出了这种高速高质量宽带多业务接入的复用解复用算法的实现策略。