基于FPGA和UART的乐曲演奏系统设计

采用UART串口通信协议,借助硬件描述语言Verilog和Quartus开发工具,设计了一款基于FPGA的简易乐曲演奏系统.首先根据系统的总体功能要求,进行系统级设计; 然后结合UART通信协议和乐曲演奏原理,分别设计了UART串口接收模块和乐曲演奏模块,并通过嵌入式逻辑分析仪SignalTap II验证了设计方案的有效性; 最后采用EP4CE10F17C8N控制芯片对硬件进行调试,结果显示FPGA可成功驱动蜂鸣器演奏乐曲.该方案设计简单,便于修改和扩展,具有很好的实用性.     

基于FPGA的UART模块设计与实现

介绍了UART的基本特点，提出了一种UART收发器的FPGA实现方法，实现了FPGA与其他数字系统的直接通信，测试结果表明用该UART模块实现的串行通信高速、稳定、可靠．     

基于FPGA／CPLD的UART功能设计

采用通用集成电路实现UART的功能无法完全满足各种场合下的需要,将所需的UART功能集成到FPGA／CPLD内部,可以使整个设计更加紧凑、稳定且可靠。本文应EDA技术,基于FPGA／CPLD器件设计与实现UART。     

基于FPGA的串行定时器设计

为实现因控制芯片内部定时器数量有限而难以满足不断提高的控制需求,在外扩定时器方面,介绍了一种基于FPGA的串行控制的定时器设计,并通过使用FPGA内部的RAM结合顺序控制方式,可以在极短的周期内快速访问每一个定时单元,完成相应的定时工作;当定时完成后,通过中断方式通知外部芯片定时结束,并自动载入上次定时初始值,实现了外部控制芯片可以在任何时刻访问各个定时单元,获取定时状态与定时中间值.实验结果表明系统运行正常,满足要求.     

基于FPGA的串口通讯设计

串行通信接口是一种主要的通信接口.本文设计了一个串口数据采集和处理程序.详细介绍了系统各个模块的具体设计方法,使用了硬件描述语言Verilog HDL进行编程,并使用Modelsim对实验结果进行了仿真,验证了用FPGA实现串行通信的可行性.     

基于FPGA的大屏幕扫描控制系统的设计

提出了一种基于FPGA可编程逻辑器件为设计平台的大屏幕显示系统的扫描控制技术。根据系统总体设计要求,分析了其系统的组成部分及原理。在系统中FPGA芯片作为LED显示屏的扫描控制芯片,负责从ARM接收数据信息并实现LED显示屏的刷新。在对系统功能进行分析后,对FPGA芯片的内部功能以模块化的方式进行了设计。本方案实现了LED屏的显示功能,解决了现有LED显示屏难以满足显示区域较大、显示内容切换频繁等方面的问题。并且可支持更大可视区域的稳定显示,存储更多显示内容。     

基于单片机的FPGA被动串行配置方式

通过采用AT89C2051单片机配合串行的E^2PROM存储器，实现ALTERA公司LEX10K系列FFPGA芯片的被动串行配置，其软硬件的设计，选用支持I^2C总线协议的24C128芯片来存储配置文件完成。经电路实验表明，采用单片机对FPGA进行串行配置，读取存储文件不但速度快而且准确，并具有配置时间短、准确率高、易于实现等优点。     

基于单片机的FPGA被动串行配置方式

通过采用AT89C2051单片机配合串行的E2PROM存储器,实现ALTERA公司FLEX10K系列的FPGA芯片的被动串行配置,其软硬件的设计,选用支持I2C总线协议的24C128芯片来存储配置文件完成。经电路实验表明,采用单片机对FPGA进行串行配置,读取存储文件不但速度快而且准确,并具有配置时间短、准确率高、易于实现等优点。     

基于FPGA与ARM协同工作的网络数据采集系统

为满足数据采集系统的远程传输、终端智能、应用普遍、升级容易等高标准需求,设计了基于FPGA与ARM协同工作的网络数据采集系统。FPGA负责数据的采集控制,ARM负责数据管理与通信,双口RAM负责不同时钟域的数据通信。通过移植Web服务器,实现了网络远程访问采集的数据。实验验证了方案的可行性,可适用于多种信号的采集。     

基于多线程异步串行通信的设计与实现

针对DOS和WIN16环境下串行通信的不足之处 ,探讨了基于 32位操作系统的两台计算机间的串行通信问题 .结合多线程的概念和调度机理以及线程同步方法 ,给出了基于多线程异步串行通信的设计思路、软件实现方法及其部分实现代码 .实验结果表明 :该技术切实可行 ,可获得良好的性能 .     

基于FPGA实现协议转换的数字通信

数字通信中，常用的通信协议有同步协议和异步协议。PC的通信协议都是异步协议，这种协议难以达到高速、大容量的要求。如果PC之间要求传输速率、效率较高，或者外围接口只能采用同步方式与PC通信，异步协议显然不可行的。针对上述问题，文章应用Verilog HDL语言，结合有限状态机的设计方法，制定同步传输协议，基于FPGA器件成功进行了发端异步／同步传输，收端同步／异步传输的理论仿真。该方法为高速大容量传输提供了一种新的解决方案。     

基于FPGA的UART设计与实现

提出了一种基于FPGA的UART的实现方法.利用有限状态机和硬件描述语言VHDL实现了通用异步收发器UART IP核的设计,给出了用VHDL实现UART的数学模型,并进行了仿真分析.结果表明,各项通信指标均满足要求,并可提高系统的可靠性和稳定性.     

基于FPGA实现协议转换的数字通信

数字通信中,常用的通信协议有同步协议和异步协议.PC的通信协议都是异步协议,这种协议难以达到高速、大容量的要求.如果PC之间要求传输速率、效率较高,或者外围接口只能采用同步方式与PC通信,异步协议显然不可行的.针对上述问题,文章应用Verilog HDL语言,结合有限状态机的设计方法,制定同步传输协议,基于FPGA器件成功进行了发端异步/同步传输,收端同步/异步传输的理论仿真.该方法为高速大容量传输提供了一种新的解决方案.     

串行通信接口可靠性的研究

针对目前市场上对电子产品的可靠性要求越来越高的趋势,提出了采用优秀的电路板布局和良好的软件设计来提高通信接口可靠性的方法.首先介绍了提高串行通信系统可靠性的通用系统设计规则;然后重点介绍了通用串行通信接口的问题和各自的解决方案;最后给出了使用DSP来实现高可靠性串行通信的方案.     

串行通信接口可靠性的研究

针对目前市场上对电子产品的可靠性要求越来越高的趋势,提出了采用优秀的电路板布局和良好的软件设计来提高通信接口可靠性的方法.首先介绍了提高串行通信系统可靠性的通用系统设计规则;然后重点介绍了通用串行通信接口的问题和各自的解决方案;最后给出了使用DSP来实现高可靠性串行通信的方案.