嵌入式Flash Memory Cell技术

本文分析了目前常用的快闪存储器(Flash Memory)存储单元结构,介绍了一种适用于嵌入的单元结构,存储器阵列设计、可靠性设计技术。     

新的非平面Flash Memory结构

提出了一种为在低压下工作的具有较快编程速度的新的非平面的flash memory单元结构,该结构采用简单的叠栅结构并只需增加一步光刻制做出这一新的沟道结构.对于栅长为1.2μm flash单元,获得了在Vg＝15V,Vd＝5V条件下编程时间为42μs,在Vg＝-5V,Vs＝8V条件下的擦除时间为24ms的高性能flash单元,这一新结构的编程速度比普通平面型快闪存储器要快很多.这种新结构flash单元在高速应用场合下具有很好的应用前景.     

新的非平面Flash Memory结构

提出了一种为在低压下工作的具有较快编程速度的新的非平面的flash memory单元结构,该结构采用简单的叠栅结构并只需增加一步光刻制做出这一新的沟道结构.对于栅长为1.2μm flash单元,获得了在Vg＝15V,Vd＝5V条件下编程时间为42μs,在Vg＝-5V,Vs＝8V条件下的擦除时间为24ms的高性能flash单元,这一新结构的编程速度比普通平面型快闪存储器要快很多.这种新结构flash单元在高速应用场合下具有很好的应用前景.     

一种适用于相变存储器锁相环时钟的新型电荷泵

设计了一款低噪声、低功耗的电荷泵,适用于相变存储器驱动电路中的锁相环时钟。与其它结构的电荷泵相比较,此款电路对时钟馈通与电荷注入等干扰免疫力强。根据相变存储器对驱动电路低噪声的性能要求,本电路具有低的热噪声和1/f噪声。仿真结果表明输出电压在0℃~80℃温度范围内最大仅有11mV的偏差,其与PFD所产生的相位噪声在1MHz频率下为-102dB。电路采用40nm CMOS工艺设计,电源电压2.5V,功耗0.125mW,芯片面积60 m×55 m。     

一种适用于NOR结构快闪存储器的快速页编程算法

为了降低NOR结构快闪存储器的编程时间,本文提出一种能够根据编程数据的特点改变编程脉冲时序的快速页编程算法.它通过一个简单的判断电路对输入的编程数据中"1"的个数进行判断,并在状态机的控制下产生具有最小编程时间的页编程脉冲时序,从而达到缩短页编程时间的目的.统计结果表明,本算法的页编程时间不到传统方法的70%.     

一种新型大驱动、低功耗和高精度的电荷泵电路

提出一种适用于NOR结构快闪存储器应用的,具有大驱动能力、低功耗和高精度特性的电荷泵系统。它通过对八个子电荷泵的并联来提高电荷泵的驱动能力,并采用电容分离法来动态地自洽改变每个子电荷泵的驱动能力,仿真结果表明,在擦除模式、一位编程模式和八位编程模式工作下,其瞬态平均电流分别约为2.5mA、4 mA和12 mA,电荷泵的输出高压精度可达±2.3%以下,达到了节省功耗和提高输出高压精度的目的。     

一种新型高效率负压电荷泵

提出了一种高效率、具有较大电流驱动能力的负压电荷泵。该电荷泵采用三阱CMOS工艺,通过减小寄生电容和传输晶体管的导通电阻,消除了阈值电压损失和NMOS传输晶体管体效应,提高了电荷泵的每级增益。基于0.32 μm CMOS工艺对电荷泵进行了仿真验证。结果表明,相比传统负压电荷泵,该新型负压电荷泵具有较高的输出效率,最大输出效率可达82%。     

一种适用于射频电子标签的超低功耗嵌入式EEPROM

采用Chartered 0.35μm EEPROM工艺设计并实现了一个适用于无源射频电子标签的256位超低功耗EEPROM存储器.芯片实现了块编程和擦写功能,并通过优化敏感放大器和控制逻辑的结构,实现了读存储器时间和功耗的最优化.最后给出了芯片在编程/擦写/读操作情况下的功耗测试结果.在电源电压为1.8V,数据率为640kHz时,EEPROM编程/擦写的平均功耗约为68μA,读操作平均功耗约为0.6μA.     

适用于无源RFID标签芯片的SPNVM优化设计

稳定的非挥发性存储器(Non-volatile memory,NVM)是射频识别标签系统中的重要组成部分,作为系统的信息承载体,用于存储用户或产品的基本信息。NVM的性能和造价是约束其发展的主要因素,为了改善非挥发性存储器的性能和降低其成本,文中基于传统的非挥发性存储器EEPROM,采用UMC 0.18μm标准CMOS工艺,优化设计了一个存储容量为256位高性能低成本的单栅非挥发性存储器,从工作电压、效率、速度和功耗的角度,对存储单元进行了隔离保护处理,改进了电荷泵的升压模块和稳压模块,采用电压检测型灵敏放大器。电源电压1.8V,编程电流为42μA,读电流为2μA,编程时间为5ms/bit,读速率为2Mb/s。     

Flash存储器技术与发展

Flash存储器是在20世纪80年代末逐渐发展起来的一种新型半导体不挥发性存储器，它具有结构简单、高密度、低成本、高可靠性和系统的电可擦除性等优点，是当今半导体存储器市场中发展最为迅速的一种存储器。文章对Flash存储器的发展历史和工作机理、单元结构与阵列结构、可靠性、世界发展的现状和未来趋势等进行了深入的探讨。     

Flash编程器的FPGA实现

介绍了如何用FPGA可编程器件和VHDL硬件描述语言来实现F1ash编程器，以及在编程时需要注意的问题。为F1ash的编程提供了一种新的解决方案。     

一种单片低功耗电荷泵电源管理电路的设计

基于0.6 μm BiCMOS工艺,设计了一款高精度电荷泵电源管理芯片.该芯片利用2倍压电荷泵电源转换原理,芯片内部集成了具有优异频率响应的振荡器电容,施密特触发器提供内部精准频率,PFM调制提供稳定的输出电压.测试结果表明,芯片输入电压范围为2.7～5.5V,输出电压为5V,电压纹波小于20 mV,内部振荡频率为700 kHz,低功耗模式时电流仅为6.73 μA.     

Flash存储器技术与应用

本文主要介绍了Ｆｌａｓｈ存储器的特性及其存储技术，并探讨了Ｆｌａｓｈ存储器的应用领域。     

一个精确时钟驱动的Dickson倍压电荷泵电路

提出了一种基于Dickson电荷泵电路，由自带参考电压的时钟电路驱动，并与耦合倍压电路相结合的片上升压电路。该电路由于保证了输出编程电压的精确度，从而控制了存储单元阅值电压的偏移，降低了对外围电路的要求，保证了整个系统的可靠性。     

电容式触摸屏嵌入式闪存控制电路的设计与实现

通过研究嵌入式闪存结构和接口及其时序信息,结合电容式触摸屏的应用环境,同时考虑闪存测试的需求,设计并实现了一种嵌入式闪存专用控制电路.设计以I2C(Inter-Integrated Circuit)总线作为与主机的接口,定义了一套操作指令,实现了主机对闪存的读写和擦除等基本操作,完成了RTL(Register Transfer Level)代码编写.基于Ncsim仿真软件对电路进行功能仿真,结果表明,电路工作状态转换正常,可以进入测试模式进行测试,主机与MCU (Micro Controller Unit)都可以正常读写和擦除闪存.     

一种高可靠大容量星载存储器的设计与研究

凭借着存储密度大和存储速率高的特点,基于NANDFlash的大容量存储器在星载存储领域得到了广泛的应用,由于NAND Flash本身存在缺陷,基于NAND Flash的大容量存储器在恶劣环境下的可靠性难以保证.提出了通过FPGA设计SRAM对关键数据三模冗余读取和缓冲、NAND Flash阵列热备份和数据的回放校验以及合理的坏块管理等措施,实现了高可靠性的大容量存储器.实验说明该系统不会因为外在偶然因素而造成数据的不完整,而且整个存储系统的成本开销相对于目前的星载存储器也非常低.     

自主学习型Flash课件设计与实现

自主学习型Flash课件的设计包括内容规划、导航设计和页面版式设计三部分,利用Action Script脚本实现课件功能和内容的跳转,课件发布时需要尽可能减少数据量,并注意发布环境,使得文件播放顺畅。     

商用Flash器件在空间应用中温变规律的实验研究

分析了工业级Flash存储器件应用于空间电子产品时应考虑的温变规律和机理,并在-35～105 ℃的温度条件下对韩国三星公司生产的大容量Flash存储器件K9G08UD系列进行了温循试验和高温步进应力试验,以评估其空间应用的可行性。试验结果显示:这一系列存储器在温度变化的情况下,电性能参数会发生规律性变化,其中页编程时间随温度的升高线性增大,105 ℃比-35 ℃时页编程时间增加15%;块擦除时间在低温条件下明显增大。在-35 ℃低温条件下,块擦除时间比常温条件高出72%,在105 ℃高温条件下,块擦除时间比常温条件高出10%。试验表明Flash K9G08UD系列存储器能够在-35～105 ℃的环境下工作,器件可正常擦写读,坏块没有增加。页编程时间随着温度的增加而增加,但是,仍然在器件的最大页编程时间之内。但是,在低温环境下,擦除时间会明显增加,在空间应用时需为擦除操作预留足够的时间。     

Influence of metal gate and capping film stress on TANOS cell performance

In this work it is shown that film stress in the gate stack of TANOS NAND memories plays an important role for cell device performance and reliability. Tensile stress induced by a TiN metal gate deteriorates TANOS cell retention compared to TaN gate material. However, the erase saturation level as well as cell endurance is improved by the use of a TiN gate. This trade-off between retention and erase saturation for TANOS cells is elaborated in detail.