数字调幅广播

文章首先指出了中，短波广播发射机的主要缺点及数字调幅技术的优点，接着介绍了ＤＭＷ系统的原理，接收机，调制方法及其与现用系统的兼容性。     

基于FPGA的数字中频系统设计

针对当前软件无线电技术发展的中频数字化,提出了一种基于FPGA的中频数字接收机设计方案。利用MATLAB仿真验证该方案实际可行,并用AD6645和低成本的EP2C5T144C8为核心芯片构建一个通用的数字接收机平台,更好地体现软件无线电体系结构的开放性和全面可编程性。从系统的参数选择到软硬件设计,给出了详细的说明。最后,进行了联合测试,给出了关键的测试结果,试验结果表明,该接收机系统结构简单,成本低,有良好的实用性和通用性。     

数字调幅发射机的发展方向

数字广播是继调幅广播,调频广播之后的第3种广播方式。它的出现标志着广播系统正由模拟向数字体制过渡。目前比较成熟的数字调幅(DAM)技术是发展的重点。     

EDA技术在数字系统设计中的应用

本文介绍了一种以大规模可编程逻辑芯片为设计载体,以硬件描述语言VHDL为设计输入,采用自顶向下的EDA设计手段构建电路、开发产品的方法,代表了现代电子系统设计技术的发展趋势.文中介绍了EDA技术的基本特征,并结合实例详细说明了基于VHDL语言的设计过程.     

基于FPGA实现RS编码新型方案

针对目前通讯大量差错控制的需要,提出一种利用现场可编程门陈列（FPGA）内核实现RS编码与交织的新型方案。通过控制RS编码数据流的输入与输出,完成对异步数据的整帧处理,利用多级流水实现数据的实时传输。通过对交织块RAM的读写地址的控制,同步完成任意深度的交织操作。工程实践表明,该方案在上下行链路中快速稳定的实现了RS编码与交织,并适应多种差错控制编码格式的要求。与常规方法相比,有效降低了信道编码工程实现复杂度和对FPGA芯片等硬件的要求。     

基于FPGA数字等精度频率计的设计

等精度频率计是在数字逻辑电路中的典型应用,它也是现代微电子领域中不可缺少的测量仪器。本设计就是根据等精度的测频基本原理,提出的整体设计方案。以FPGA芯片为核心电路,采用VHDL语言编写子电路程序组建出顶层原理图,通过运用QuartusⅡ软件,进行编译仿真,最后下载到实验电路板。依照实际中频率计的使用情况,设计了八位数码管显示的等精度频率计,能够提高频率测量的精准度,减少测量误差。     

基于FPGA技术的数字相关器的设计与实现

用VHDL设计了一种32－bit数字相关器，测试和实际应用表明其性能稳定可靠。     

数字调幅广播的DRM与IBOC技术

分别介绍了由国际电联(ITU)推荐的世界数字无线电组织DRM和美国iBiquity数字公司带内同频IBOC2个可实现30MHz以下地面数字音频广播的系统方案的技术要点和指标,并对2个方案进行了对比研究,提出了对发展中国数字调幅广播的建议。     

基于FPGA的OFDM基带发送系统设计与实现

在对IEEE802.11a和OFDM技术做了深入研究的基础上,针对IEEE802.11a协议设计了OFDM基带发送系统的参数,提出了OFDM基带发送系统的实现方案,利用Xilinx FPGA软硬件开发平台分别对结果进行了软件仿真和硬件测试。测试结果表明,该设计正确地在FPGA硬件平台上实现了基带发送系统所需的功能,具有较高的稳定性和可靠性,有一定的实用价值。     

数字调幅广播的构成和方案比较

从模拟调幅广播发展为数字调幅广播的必要性入手,分析了数字调幅广播的系统结构;通过比较三种初具雏形的数字调幅广播系统的实现方案及其优缺点,提出了适合我国国情的数字ＡＭ实现途径。     

基于FPGA的2DPSK/QDPSK数字调制系统的设计方案

大规模可编程逻辑器件FPGA因其低成本、静态可重复编程和动态在系统重构等优点,已成为目前应用最为广泛的可编程专用集成电路.而在数字调制方式中,2DPSK和QDPSK又有着重要的应用,其中QDPSK还是第三代移动通信系统中的W-CDMA采用的调制方式,该文在简要介绍了2DPSK和QDPSK数字调制方式的基本原理之后,详细介绍了如何用大规模可编程逻辑器件FPGA实现2DPSK/QDPSK数字调制系统.整个系统是在MAX PLUSⅡ环境下,利用VHDL语言实现的.在MAX PLUSⅡ环境下经系统仿真该设计方案成功地实现了2DPSK/QDPSK数字调制系统,并得到了预期的结果.     

基于FPGA的数字输入式步进电机控制系统设计

介绍了一种利用EDA技术，实现步进电机控制系统数字输入的方法，从而实现了对步进电机的精确控制。并对该系统的结构、各模块功能以及程序设计优化、综合、仿真、下载做了详细论述。     

基于FPGA芯片的数字频率计设计

介绍了一种利用EDA技术设计的数字频率计。目前流行的EDA软件平台是美国Altera公司的Max＋P1usⅡ可编程逻辑器件开发系统。本文采用自顶向下的设计方法，对数字频率计的核心——十进制计数器和测频控制信号发生器进行设计，其特点是将数字频率计的电路集成在一块大规模可编程逻辑器件（FPGA）芯片上。该方法改变了以往数字电路小规模多器件组合的设计，而且设计周期短，内部电路模块具有可移植等特点。与用其他方法做成的频率计相比，其体积更小、性能更可靠。     

基于FPGA的数字钟设计

介绍了利用VHDL硬件描述语言结合FPGA可编程器件进行数字钟的设计，并通过数码管驱动电路动态显示计时结果。通过本例可以为其他电路的设计提供一定的借鉴作用。     

基于FPGA的多功能全同步数字频率计设计

在分析比较现有测频方法优缺点的基础上,介绍全同步测频原理,给出采用AT89C51单片机实现控制,并通过FPGA芯片,在Max＋PlusⅡ中运用VHDL语言编程,设计出一个多功能全同步数字式频率计。该设计可以兼顾频率计对速度、资源和测频精度等各方面的优化需求。     

基于FPGA的全数字FSK调制解调器设计

根据数字信号FSK调制和解调的工作原理,采用层次化、模块化方法设计了一种基于FPGA芯片的FSK调制解调器;用数字键控法实现了调制,用过零检测法实现了全数字解调。同时结合系统功能实现的需要,设计了伪随机序列(m序列)模块。整个设计基于ALTERA公司的QuartusⅡ开发平台,并用Cyclone系列FPGA实现。所设计的调制解调器具有体积小、功耗低、集成度高、软件可移植性强、扰干扰能力强的特点,符合未来通信技术设计的方向。     

基于CPLD的数字系统设计

介绍了应用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法,说明基于CPLD器件进行数字系统设计的特点、VHDL设计流程,重点介绍了在数字系统设计中,采用CPLD设计是一种基于芯片的、层次化、自顶向下的方法。以数字频率计设计为例,说明基于可编程逻辑器件的数字系统设计的方法。     

数字下变频的FPGA实现

介绍了数字下变频的组成结构,并通过一个具体的实例,给出了FPGA实现的具体过程。