四轨输出四值触发器的研究

从分析二值和三值触发器的特点着手，提出具有四轨输出的四值主从Ｄ型和Ｔ型触发器，经计算机模拟和通过测试由ＴＴＬ门组成的实验电路表明，触发器能实现预定的逻辑功能。     

四轨输出四值触发器的研究

从分析二值和三值触发器的特点着手，提出具有四轨输出的四值主从Ｄ型和Ｔ型触发器，经计算机模拟和通过测试由ＴＴＬ门组成的实验电路表明，触发器能实现预定的逻辑功能．     

四值时钟竞争型边沿触发器的研究

利用时钟信号的竞争提出四值边沿触发器的设计方法，经计算机模拟比较二值触发器和四值触发器表明，四值边沿触发器具有正确的逻辑功能，其平均传输延迟时间与二值边沿触发器一致。     

四值绝热动态D触发器开关级设计

研究绝热电路和多值触发器,提出一种四值绝热动态D触发器设计方案.该方案采用多阈值金属氧化物半导体MOS管控制技术和开关信号理论,推导四值绝热动态D触发器文字运算电路结构式,由文字运算电路控制四值绝热逻辑信号产生,实现动态D触发器的四值输出,并在此基础上设计具有记忆功能的触发型四值绝热正循环门.通过PSpice模拟软件验证该设计电路逻辑功能正确,在55.6 MHz工作频率下,与常规CMOS四值动态D触发器相比,节省功耗约90%.     

四值时钟竞争型边沿触发器的研究

利用时钟信号的竞争提出四值边沿触发器的设计方法,经计算机模拟比较二值触发器和四值触发器表明,四值边沿触发器具有正确的逻辑功能,其平均传输延迟时间与二值边沿触发器一致．     

新型电流型CMOS四值边沿触发器设计

提出3种应用于多值逻辑系统的电流型触发器设计,包括四值主从结构触发器、单闩锁单边沿触发器和单闩锁双边沿触发器.采用电流阈值控制技术简化这些电路的结构.单个锁存器的四值单边沿和双边沿触发器分别利用时钟信号的1个边沿和2个边沿后产生的窄脉冲使锁存器瞬时导通,实现取样求值.单闩锁结构的触发器不仅可以简化电路结构,更重要的是大大降低了电流型触发器的直流功耗.在保持相同数据吞吐量的条件下,应用双边沿触发器可以使时钟信号的频率减半,从而降低时钟网络的动态功耗.采用TSMC 0.25 μm CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的有效性.     

四值维持阻塞 JK 触发器的研究

提出一种具有四轨输出的四值维持阻塞ＪＫ触发器的电路设计，经计算机模拟和测试由ＴＴＬ门电路组成的实验电路表明，该触发器能实现预定的功能．     

任意值触发器电路与寄存器的设计

采用自己研究出来的四值TTL门电路,设计出了四值RS触发器、D触发器和JK触发器.这些触发器可以用于构成四值时序电路,如计算机中的四值计数器、寄存器和存贮器等逻辑器件.     

四值维持阻塞JK触发器的研究

提出了一种具有四轨输出的四维维持阻塞ＪＫ触发器的电路设计，经计算机模拟和测试由ＴＴＬ门电路组成的实验电路表明，该触发器能实现预定的功能。     

完善三值维持阻塞发器

对三值维持阻塞Ｄ型和Ｔ型触发器的设计进行了改进，使它们具有的预置功能。     

多值低功耗双边沿触发器设计

通过分析现有基于二值时钟的二值双边沿触发器的设计思想，设计了基于二值时钟的三值双边沿触发器。进一步利用多值时钟的多个跳变沿设计了基于三值时钟的三值双边沿触发器，充分利用了多值信号携带信息量大的优点，设计的三值双边沿触发器结构简单。模拟结果表明，设计的三值双边沿触发器具有正确的逻辑功能，并可以大幅降低功耗。     

用于混合信号集成电路的低噪声电流型触发器

提出了一种以电流信号表示逻辑值的低噪声触发器设计方案，用于在混合集成电路的设计中取代传统的CMOS触发器, 以减少存贮单元开关噪声对模拟电路性能的影响. 所设计的结构包括主从型单边沿触发器、单闩锁单边沿触发器和单闩锁双边沿触发器. 单闩锁结构的触发器不仅可以简化电路结构，更为重要的是它大大降低了电流型触发器的直流功耗. 在保持相同数据吞吐量的条件下，应用单闩锁双边沿触发器可以使时钟信号的频率减半，从而进一步降低时钟网络的动态功耗. 采用0.25 μm CMOS工艺参数的HSPICE模拟结果表明, 所提出的电流型触发器工作时, 在电源端产生的电流波动远远小于传统的CMOS电路.     

基于BiCMOS的高性能CML三值D型触发器的设计

结合电流模逻辑(current mode logic, CML)电路的高速低摆幅、抗干扰能力强、适合在高频下工作的优点以及BiCMOS电路高速大驱动的优点,设计了一种结构简单的基于BiCMOS的高性能CML三值D型触发器。采用TSMC 180nm工艺,使用HSPICE进行模拟。结果表明,所设计的触发器不仅具有正确的逻辑功能,且结构简单,与目前先进的三值D型触发器相比,平均D-Q延时降低95.6％～98.4％,PDP降低16.2％～96.8％,同时工作频率可高达15GHz,适合高速和高工作频率的应用。     

三值主从JK触发器的研究

本文提出一种具有三轨输出的三值主从ＪＫ触发器的电路设计，经计算机模拟和通过测试由ＴＴＬ门组成的实验电路表明，该触发器的实现预定的逻辑功能。     

四值与非门离散逻辑电路的研究

采用双极型晶体管设计出了四值TTL非门和与非门,均属于离散逻辑电路.这类门电路可以用于构成四值组合逻辑电路和时序逻辑电路,也可以和DYL系列电路配合使用.     

采用二相功率时钟的能量恢复型CMOS触发器设计

基于绝热开关或能量恢复技术, 提出了应用于低功耗系统的主从型绝热D触发器、SR触发器和JK触发器设计. 所 提出的这些电路工作于二相正弦功率时钟，这有助于降低功率时钟电路的设计难度. 通过接入两个与功率时钟相连的弱 nMOS管解决了输出悬空态问题. 电路采用传输开关作为逻辑输入模块, 消除了接地端, 因而具有更低的能耗.应用绝热JK 触发器，并以十进制加法计数器为例演示了能量恢复型时序电路的设计.通过采用0.5 μm 互补金属氧化物半导体(CMOS) 工艺参数的集成电路模拟程序(SPICE)模拟，结果验证了该触发器较之以往的设计具有更低的功耗.     

钟控式触发器理论新探

以钟控式维阻型（正跳变）Ｄ触发器为例，讨论了该种触发器静态分析的各种有关问题，并对广泛使用的时序电路或系统的分析与设计进行定量化。     

四值非门和与非门电路的研究

采用双极型晶体管设计出了四值TTL非门和与非门电路,实际电路具有较好的输入输出特性、较强的负载能力和抗干扰能力,噪声容限可达到±0.6 V。其与非门电路不仅全部由NPN型晶体管构成,且结构非常简单,容易做成集成电路。实际电路具有实用价值,可用作构造四值数字系统、人工神经网络和模糊逻辑系统的基本单元电路。     

多值低功耗双边沿触发器的简化设计

该文介绍了数字电路中冗余模块的概念及去除冗余模块对低功耗设计的意义,并进一步将这一低功耗设计思想应用于基于三值时钟的三值双边沿触发器的设计中,对其进行了简化设计和模拟,指出简化设计后的触发器比原触发器结构简单,且模拟结果表明其逻辑功能正确且能有效地降低功耗。     

常温“四合一”磷化液的研制

由于一般的“四合一”处理工艺的废液排放污染环境，常温下除油效果差等原因，因此，研制常温“四合一”磷化新工艺有着极其重要的经济价值和科学性。从理论上探讨了常温磷化工艺的设计，其关键是ＰＨ值的控制，选择性和加入促进剂和成膜助剂等。